【技术实现步骤摘要】
【国外来华专利技术】非易失性存储器
[0001]本专利技术涉及一种非易失性存储器。
技术介绍
[0002]存在一种利用热载流子注入到晶体管中的非易失性存储器。这种类型的非易失性存储器包括第一和第二晶体管作为特性在初始状态下相同的存储元件，并且热载流子仅注入到晶体管中的一个中以改变特性。在此之后的读取操作中，基于当相同的栅极电压施加到第一和第二晶体管时漏极电流之间的大/小关系，读出所存储的数据“0”或“1”。例如，第一晶体管的漏极电流更小的状态(第一晶体管的特性被改变的状态)对应于数据“0”被存储的状态，而第二晶体管的漏极电流更小的状态(第二晶体管的特性被改变的状态)对应于数据“1”被存储的状态。
[0003]然而，在上述非易失性存储器中，所存储的数据(所存储的值)在初始状态下是不稳定的。在这种情况下，应当利用其他外围电路来执行用于响应于所存储的数据的不稳定的过程，这从电路规模等来看可能是不方便的。提出了一种被配置为使得在初始状态下更多的漏极电流在第一和第二晶体管中的第二晶体管中流动以便防止所存储的数据在初始状态下的不稳定的非易失性存储器...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】1.一种非易失性存储器，包括：存储单元，所述存储单元具有第一晶体管和第二晶体管；驱动电路，所述驱动电路被配置为将读取电压施加到所述第一晶体管和所述第二晶体管的栅极；以及信号输出电路，所述信号输出电路被配置为在施加所述读取电压的读取操作中，基于所述第一晶体管和所述第二晶体管的漏极电流，输出与第一值相关联的信号或与第二值相关联的信号，其中所述第二晶体管由多个单位晶体管的并联电路构成，并且所述单位晶体管中的每一个的栅极宽度大于所述第一晶体管的栅极宽度。2.根据权利要求1所述的非易失性存储器，其中所述信号输出电路被配置为在所述读取操作中，如果所述第二晶体管的所述漏极电流大于所述第一晶体管的所述漏极电流，则输出与所述第一值相关联的所述信号，并且如果所述第一晶体管的所述漏极电流大于所述第二晶体管的所述漏极电流，则输出与所述第二值相关联的所述信号。3.根据权利要求2所述的非易失性存储器，其中所述存储器能够执行编程操作以通过将热载流子注入到所述第二晶体管中来增加所述第二晶体管的栅极阈值电压，在所述编程操作之前执行的所述读取操作中，所述第二晶体管的所述漏极电流大于所述第一晶体管的所述漏极电流，并且在编程操作之后执行的所述读取操作中，由于所述编程操作增加了所述第二晶体管的所述栅极阈值电压，所述第一晶体管的所述漏极电流大于所述第二晶体管的所述漏极电流。4.一种非易失性存储器，被配置为将多位数据存储在多个地址中的每一个中，所述非易失性存储器包括：历史存储单元，为所述地址中的每一个提供所述历史存储单元以便具有第一晶体管和第二晶体管；多个数据存储单元，为所述地址中的每一个提供所述多个数据存储单元以便具有第三晶体管和第四晶体管；控制电路，所述控制电路被配置为将所述地址中的一个地址设置为读取目标地址；驱动电路，所述驱动电路被配置为将读取电压施加到被分配给所述读取目标地址的所述历史存储单元和所述数据存储单元中的所述第一晶体管至所述第四晶体管的栅极；以及信号输出电路，所述信号输出电路被配置为在将所述读取电压施加到所述读取目标地址的所述读取操作中，基于所述读取目标地址的所述历史存储单元中的所述第一晶体管和所述第二晶体管的漏极电流，输出与第一值或第二值相关联的历史信号，并且在所述读取目标地址的所述数据存储单元中的每一个中，基于所述数据存储单元的所述第三晶体管和所述第四晶体管的漏极电流，输出与第三值或第四值相关联的数据信号，其中在每个地址的所述历史存储单元中，所述第二晶体管由多个单位晶体管的并联电路构成，并且所述单位晶体管中的每一个的栅极宽度大于所述第一晶体管的栅极宽度。5.根据权利要求4所述的非易失性存储器，其中所述信号输出电路被配置为使得在针对所述读取目标地址的所述读取操作中，
在所述历史存储单元中，如果所述第二晶体管的所述漏极电流大于所述第一晶体管的所述漏极电流，则所述信号输出电路输出与所述第一值相关联的历史信号，而如果所述第一晶体管的所述漏极电流大于所述第二晶体管的所述漏极电流，则所述信号输出电路输出与所述第二值相关联的历史信号，并且在所述读取目标地址的所述数据存储单元中的每一个中，如果所述第三晶体管的所述漏极电流大于所述第四晶体管的所述漏极电流，则所述信号输出电路输出与所述第三值相关联的数据信号，而如果所述第四晶体管的所述漏极电流大于所述第三晶体管的所述漏极电流，则所述信号输出电路输出与所述第四值相关联的数据信号。6.根...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。