阵列基板及其制造方法和宽视角液晶显示器技术

本发明专利技术涉及一种阵列基板及其制造方法和宽视角液晶显示器。该阵列基板包括衬底基板和多个像素区域，还包括有机透明绝缘层，形成在钝化层与像素电极之间。该制造方法包括：在衬底基板上形成公共电极、公共电极线和薄膜晶体管开关的图案；沉积钝化层；在钝化层上形成有机透明绝缘层，并形成有机层过孔和钝化层过孔；在有机透明绝缘层上形成像素电极的图案，像素电极的图案上具有多条缝隙，且像素电极通过有机层过孔和钝化层过孔与薄膜晶体管开关连接。本发明专利技术的液晶显示器包括本发明专利技术的阵列基板。本发明专利技术采用在像素电极和钝化层之间增添有机透明绝缘层的技术手段，增加了像素电极和公共电极之间的膜层厚度，能有效减小存储电容，减少残像。

【技术实现步骤摘要】

本专利技术涉及液晶显示技术，尤其涉及一种阵列基板及其制造方法和宽视角液晶显不器。
技术介绍
液晶显示器的市场迅速成长，应用领域不断扩展，特别是大尺寸液晶电视的应用， 要求液晶显示器具有宽阔的视角范围。液晶显示器的主要部件液晶面板包括对盒设置的阵 列基板和彩膜基板，其间设置液晶层。液晶分子在电压作用下发生偏转，通过控制电压大小 即可控制液晶分子的偏转程度，从而实现调整透过率，即调整显示灰度的目的。由于液晶分子的光学各向异性，液晶显示器存在屏幕视角过窄的缺陷，为此现 有技术提出了多种显示模式以克服视角过窄缺陷。常见的几种显示模式包括90°扭曲 向列型液晶加补偿膜(Twisted Nematic+film;以下简称TN+film)模式、多畴垂直排 列(Multi-domain Vertical Alignment ；以下简称MVA)模式、像素电极图形化垂直排 列(Patterned Vertical Alignment ；以下简称PVA)模式、平面驱动模式(In-Plane Switching ；以下简称IPS)模式以及利用边缘场的平面驱动(Fringe Field Switching ； 以下简称FFS)模式等。虽然上述显示模式先后被提出并逐渐实现产业化，但实际使用表明，上述显示模 式仍存在相应缺陷。TN+film模式对视角的改善十分有限，视角改善限制在水平140°、垂 直100°的范围内，一般只应用于笔记本电脑和台式机监视器，不适于大尺寸液晶电视的 应用；MVA模式需要在彩膜基板的彩色滤光片一侧制造复杂的凸起结构，增加了制造成本； PVA模式需要将像素电极制作成复杂的狭缝结构，影响了光利用效率；而IPS模式要求工艺 控制精度高，制造工艺难度大。FFS模式也因其结构特点存在着一定的缺陷。图1为现有技术中一种FFS模式液晶显示器阵列基板的局部俯视结构示意图，图 2为图1中的A-A向剖视结构示意图。如图1和图2所示，FFS模式的阵列基板包括衬底 基板1、栅电极4、栅线2、公共电极线20、公共电极5、栅绝缘层6、半导体层7、掺杂半导体层 8、源电极9、漏电极10、数据线3、钝化层11和像素电极13，像素电极13通过钝化层11上 的钝化层过孔12与漏电极10连接。其中，栅电极4、半导体层7、掺杂半导体层8、源电极9 和漏电极10可以统称为薄膜晶体管(Thin Film Transistor ；以下简称TFT)开关，由栅绝 缘层6隔离绝缘，源电极9和漏电极10之间形成TFT沟道。FFS模式阵列基板的特点在于 每块像素电极13的图案上均具有多条缝隙，公共电极5的图案对应形成在像素电极13的 下方，且通常占据像素区域中间的整块区域，具有较大面积，各块公共电极5通过公共电极 线20相连。在FFS模式液晶显示器工作时，可以在像素电极与公共电极之间形成水平电场。 因为像素电极与公共电极之间较大的重叠区域，所以其间形成的存储电容过大，这种固有 的电场形成方式，导致该液晶显示器易于出现残像现象。现有技术往往采用提高钝化层厚 度的手段来减小存储电容以减少不利影响。但钝化层厚度的增加要求增加等离子增强化学气相沉积(Plasma Enhanced Chemical Vapour Deposition ；以下简称PECVD)设备和干法 刻蚀设备的数量，以保证生产线的工艺匹配，因此导致设备投资大幅增加。
技术实现思路
本专利技术的目的是提供一种阵列基板及其制造方法和宽视角液晶显示器，以改善宽 视角液晶显示器的显示特性。为实现上述目的，本专利技术提供了一种阵列基板，包括衬底基板；所述衬底基板上形 成横纵交叉的数据线和栅线，所述数据线和栅线限定出矩阵形式排列的多个像素区域；每 个像素区域中包括公共电极线、公共电极、薄膜晶体管开关、钝化层和像素电极，且各所述 像素区域中覆盖有公共电极，且各块公共电极通过所述公共电极线连通，所述像素电极的 图案上具有多条缝隙，所述像素电极通过钝化层上的钝化层过孔与薄膜晶体管开关连接， 其中，还包括有机透明绝缘层，形成在所述钝化层与所述像素电极之间。为实现上述目的，本专利技术还提供了一种阵列基板的制造方法，包括在衬底基板上采用构图工艺分别形成公共电极、公共电极线和薄膜晶体管开关的 图案；在上述衬底基板上沉积钝化层；在所述钝化层上形成有机透明绝缘层，并采用构图工艺在所述有机透明绝缘层上 形成有机层过孔，在所述钝化层上形成钝化层过孔；在所述有机透明绝缘层上沉积透明导电膜层，并采用构图工艺刻蚀形成像素电极 的图案，所述像素电极的图案上具有多条缝隙，且所述像素电极通过所述有机层过孔和所 述钝化层上的钝化层过孔与所述薄膜晶体管开关连接。为实现上述目的，本专利技术还提供了一种包括本专利技术阵列基板的宽视角液晶显示 器，其中还包括彩膜基板，所述彩膜基板与所述阵列基板对盒设置，其间填充有液晶层形 成液晶面板；所述液晶面板嵌设固定在框架之中。由以上技术方案可知，本专利技术采用在像素电极和钝化层之间增添有机透明绝缘层 的技术手段，增加了像素电极和公共电极之间的膜层厚度，能有效减小存储电容，可以减少 图像残留现象的发生。由于无须增加制备较厚钝化层所需的PECVD设备和干法腐蚀设备， 所以设备投资小，可以保持产品成本不变甚至降低成本。附图说明图1为现有技术中一种FFS模式液晶显示器阵列基板的局部俯视结构示意图；图2为图1中的A-A向剖视结构示意图；图3为本专利技术第一实施例所提供的阵列基板的剖视结构示意图；图4为本专利技术第二实施例所提供的阵列基板的制造方法流程图；图5为本专利技术第三实施例所提供的阵列基板的制造方法流程图；图6为本专利技术第三实施例所提供的阵列基板的局部俯视结构示意图一；图7为图6中的B-B向剖视结构示 意图一；图8为本专利技术第三实施例所提供的阵列基板的局部俯视结构示意图二 ；图9为图8中的C-C向剖视结构示意图二 ；图10为本专利技术第三实施例所提供的阵列基板的局部俯视结构示意图三；图11为图10中的D-D向剖视结构示意图三；图12为本专利技术第三实施例所提供的阵列基板的剖视结构示意图四；图13为本专利技术第三实施例所提供的阵列基板的剖视结构示意图五；图14为本专利技术第四实施例所提供的阵列基板的制造方法流程图；图15为本专利技术第五实施例所提供的阵列基板的制造方法流程图。具体实施例方式下面通过具体实施例并结合附图对本专利技术做进一步的详细描述。第一实施例图3为本专利技术第一实施例所提供的阵列基板的剖视结构示意图，其局部俯视结构 示意图可参见图1所示(本文俯视图中未示出栅绝缘层、钝化层和有机透明绝缘层)。该阵 列基板具体为FFS模式液晶显示器中的阵列基板，如图3所示，其具体结构包括一衬底基 板1，通常采用玻璃制成；该衬底基板1上形成横纵交叉的多条数据线3和栅线2，数据线3 和栅线2限定出矩阵形式排列的多个像素区域；每个像素区域中包括公共电极线20、公共 电极5、TFT开关、钝化层11和像素电极13，且每个像素区域中均覆盖有整块的公共电极5， 与像素电极13对应，各块公共电极5通过公共电极线20相连通。公共电极线20可以采用 金属材料制成，与栅线2平行，可以从公共电极5的边缘穿过以连通各块公共电极5。像素 电极13的图案上具有多条缝隙，像素电极13通过钝化层11上的钝化层过孔12与本文档来自技高网...

【技术保护点】
一种阵列基板，包括衬底基板；所述衬底基板上形成横纵交叉的数据线和栅线，所述数据线和栅线限定出矩阵形式排列的多个像素区域；每个像素区域中包括公共电极线、公共电极、薄膜晶体管开关、钝化层和像素电极，且各所述像素区域中覆盖有公共电极，且各块公共电极通过所述公共电极线连通，所述像素电极的图案上具有多条缝隙，所述像素电极通过钝化层上的钝化层过孔与薄膜晶体管开关连接，其特征在于，还包括：有机透明绝缘层，形成在所述钝化层与所述像素电极之间。

【技术特征摘要】

【专利技术属性】
技术研发人员：邵喜斌，齐悦，张丽蕾，金哲雄，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：11[中国|北京]