内存设备命令总线训练中的延时确定方法和装置制造方法及图纸

本申请提供一种内存设备命令总线训练中的延时确定方法和装置，属于存储器技术领域，所述方法包括：S1，控制内存设备进入命令总线训练模式；S2，依次向内存设备发送第一至第四模式的命令/地址信号及对应的芯片选择信号并接收内存设备的反馈信号；S3，判断反馈信号是否为预设值，若否，基于第一预设步长调节第一至第四模式的命令/地址信号的延时，并执行S2；若是，执行S4；S4，基于第二预设步长逐步调节第一至第四模式的命令/地址信号的延时并依次发送给内存设备，基于反馈信号确定存在发生跳变的目标反馈信号时对应的延时值，并基于延时值确定命令/地址总线的目标延时值，能够保证命令总线训练的效率和准确性。令总线训练的效率和准确性。令总线训练的效率和准确性。

【技术实现步骤摘要】
内存设备命令总线训练中的延时确定方法和装置


[0001]本申请涉及存储器
，尤其涉及一种内存设备命令总线训练中的延时确定方法和装置。

技术介绍

[0002]DDR （Double Data Rate Synchronous Dynamic Random Access Memory，双倍速率同步动态随机存储器）上电后，需要进行命令总线训练以校准CA（Command/Address，命令/地址）信号、CS（chip select，芯片选择）信号和时钟信号CK之间的延时，从而使芯片在高频时可以正确地发送命令。由于DDR上电后CA总线和CS线的延时是未知的，因此需要合理的命令总线训练方案来计算延时。
[0003]然而现有的命令总线训练中，往往直接进行延时推动，如果实际延时较小可以训练成功，但如果实际延时过大（例如CA偏离过大）会导致训练失败或训练时间过长，无法保证命令总线训练的效率和准确性。

技术实现思路

[0004]本申请提供一种内存设备命令总线训练中的延时确定方法和装置，以用于解决现有的命令总线训练方式无法保证命令总线本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种内存设备命令总线训练中的延时确定方法，其特征在于，所述方法包括：步骤S1，控制内存设备进入命令总线训练模式；步骤S2，通过物理层依次向内存设备发送第一至第四模式的命令/地址信号及对应的芯片选择信号，并接收内存设备的反馈信号；步骤S3，判断所述第一至第四模式的命令/地址信号对应的反馈信号是否为预设值，若否，基于第一预设步长调节所述第一至第四模式的命令/地址信号的延时，并跳转执行步骤S2；若是，执行步骤S4；步骤S4，基于第二预设步长逐步调节所述第一至第四模式的命令/地址信号的延时，并通过物理层依次向内存设备发送延时调整后的第一至第四模式的命令/地址信号及对应的芯片选择信号，基于延时调整后的第一至第四模式的命令/地址信号对应的反馈信号确定存在发生跳变的目标反馈信号时对应的延时值，并基于所述延时值确定命令/地址总线的目标延时值。2.根据权利要求1所述的内存设备命令总线训练中的延时确定方法，其特征在于，任一模式的命令/地址信号均对应于四个连续的信号区段，对应的芯片选择信号的高电平区间与所述四个连续的信号区段中的第三信号区段匹配，同时，所述芯片选择信号的高电平区间与时钟信号的目标周期匹配。3.根据权利要求2所述的内存设备命令总线训练中的延时确定方法，其特征在于，所述基于第一预设步长调节所述第一至第四模式的命令/地址信号的延时，具体包括：基于所述第一至第四模式的命令/地址信号对应的反馈信号的值确定命令/地址信号的偏移方向及偏移范围；基于所述命令/地址信号的偏移方向及偏移范围确定所述命令/地址信号的延时修正方向及延时修正范围；基于所述命令/地址信号的...

【专利技术属性】
技术研发人员：田亚男，钱阔，王晓阳，
申请(专利权)人：上海奎芯集成电路设计有限公司，
类型：发明
国别省市：