用于堆叠式存储器装置中的读取时钟定时对准的设备、系统和方法制造方法及图纸

用于堆叠式存储器装置中的读取时钟定时对准的设备、系统和方法。接口裸片将读取时钟提供到核心裸片。所述核心裸片包含串行化器和可调整的延迟电路，所述串行化器为数据产生基于所述读取时钟的定时，所述可调整的延迟电路将经延迟读取时钟提供回到所述接口裸片。所述接口裸片以基于从所述核心裸片接收到的所述经延迟读取时钟的定时输出所述数据。以此方式，所述读取时钟沿返回时钟路径从接口裸片通过所述核心裸片的延迟电路并且在控制数据输出定时之前回到所述接口裸片。每个核心裸片可调整所述读取时钟的延迟的所述定时，以便更好地将所述读取时钟与从所述裸片提供的数据的所述定时对准。所述定时对准。所述定时对准。

【技术实现步骤摘要】
用于堆叠式存储器装置中的读取时钟定时对准的设备、系统和方法


[0001]本公开大体上涉及半导体装置，例如半导体存储器装置。

技术介绍

[0002]存储器装置可为堆叠式存储器装置，其中各自含有存储器阵列的多个核心裸片堆叠在接口裸片的顶部上。接口裸片可具有连接到一或多个外部装置的端子。接口裸片可与核心裸片通信以执行各种操作，例如读取或写入到核心裸片中的一或多个中的存储器阵列的操作。
[0003]核心裸片和接口裸片可通过穿硅通孔(TSV)耦合。例如命令和/或数据的信息可花时间沿接口裸片和核心裸片之间的TSV传播。由于可能花费不同时间量将信息传递到堆叠中的不同核心裸片，因此数据对准器可用于添加延迟以确保来自不同核心裸片的数据在到达接口裸片的时间上对准。

技术实现思路

[0004]本公开的方面涉及一种设备，包括：接口裸片，其被配置成提供读取时钟；核心裸片，其堆叠在所述接口裸片上，所述核心裸片包括：延迟电路，其被配置成接收所述读取时钟并且提供经延迟读取时钟；以及串行化器，其被配置成为数据提供基于所述读取时钟的定时；并且所述接口裸片进一步包括输出电路，所述输出电路被配置成为所述读取数据提供基于来自所述接口裸片的所述经延迟读取时钟的定时。
[0005]本公开的另一方面涉及一种设备，包括：多个核心裸片；接口裸片，其被配置成将读取时钟提供到所述多个核心裸片，并且被配置成从所述多个核心裸片中的选定核心裸片接收经延迟读取时钟，所述接口裸片包括输出电路，所述输出电路被配置成为从所述多个核心裸片中的所述选定核心裸片接收到的数据提供基于所述经延迟读取时钟的定时。
[0006]本公开的又一方面涉及一种方法，包括：将读取时钟从接口裸片提供到核心裸片；以基于所述读取时钟的定时使来自所述核心裸片的存储器阵列的数据串行化；延迟所述核心裸片中的所述读取时钟；以及以基于从所述核心裸片接收到的所述经延迟读取时钟的定时从所述接口裸片输出所述读取数据。
附图说明
[0007]图1为根据本公开的一些实施例的半导体装置的框图。
[0008]图2为根据本公开的一些实施例的存储器装置的框图。
[0009]图3为根据本公开的一些实施例的读取路径的示意图。
[0010]图4为根据本公开的一些实施例的读取路径的框图。
[0011]图5为表示根据本公开的一些实施例的堆叠式存储器中的实例定时延迟的表。
[0012]图6为根据本公开的一些实施例的原生读取路径的示意图。
[0013]图7为根据本公开的一些实施例的方法的框图。
具体实施方式
[0014]以下对某些实施例的描述在本质上仅是示例性的，并且决不意图限制本公开的范围或其应用或用途。在对本专利技术的系统和方法的实施例的以下详细描述中，参考形成本文的一部分的附图，以及借助于说明示出的其中可实践所描述的系统和方法的特定实施例。足够详细地描述这些实施例，以使所属领域的技术人员能够实践当前公开的系统和方法，并且应理解，可利用其它实施例，并且在不脱离本公开的精神和范围的情况下可进行结构和逻辑改变。此外，为清晰起见，某些特征的详细描述在其对于所属领域的技术人员来说将显而易见时将不予以论述，以免使本公开的实施例的描述混淆不清。因此，以下详细描述不应在限制性意义上理解，并且本公开的范围仅由所附权利要求书限定。
[0015]存储器装置可包含堆叠在接口裸片上的各自包含存储器阵列的多个核心裸片，所述接口裸片在外部装置与核心裸片之间通信。每个存储器阵列具有多个存储器单元，每个存储器单元位于字线(行)与数字线(列)的相交点处。在例如读取或写入操作之类的存取操作期间，接口裸片可接收可指定核心裸片中的一或多个中的存储器单元的命令和地址。可能重要的是对准在接口与核心裸片之间通过的数据的定时以使得信息在可预测的定时下到达给定核心裸片(和/或从给定核心裸片被接收)。信息应以大致相同的定时(例如，在彼此的容差内的定时)到达每个核心裸片(或从每个核心裸片被接收)。然而，由于每个核心裸片与接口裸片的距离不同，因此信息在不同核心裸片与接口之间通过的时间量也不同。为了促进这一点并实现定时对准，可使用对准电路来施加延迟。可以在装置的读取路径和写入路径中使用不同的对准电路(例如，可存在读取对准电路和写入对准电路)。核心裸片和接口裸片可具有其中传输数据和命令的原生路径，以及被设计成模拟沿原生路径的延迟并且用于确定原生路径中的对准电路的定时的副本路径。
[0016]时钟信号用于管理存取操作。例如，读取时钟可以控制读取操作的定时。读取时钟由接口裸片提供到一或多个核心裸片。那些核心裸片为读取数据提供基于读取时钟的定时。接口裸片中的数据锁存器以基于读取时钟的定时对从核心裸片接收到的数据进行锁存。读取时钟应与从不同核心裸片传输的数据的定时对准，使得数据锁存器与由核心裸片提供的数据同步。在常规存储器装置中，将读取时钟提供到核心裸片并且还提供到接口裸片内的延迟电路。接口裸片中的延迟电路在读取时钟到达数据锁存器之前添加可配置的延迟量。然而，这可能会产生问题，因为读取时钟的延迟可能无法考虑不同切片(例如，不同核心裸片)之间的定时差异。
[0017]本公开涉及用于堆叠式存储器装置中的读取时钟定时对准的设备、系统和方法。在本公开的实例存储器装置中，接口裸片接收读取时钟，并且接着将所述读取时钟提供到所有核心裸片(例如，切片)。每个核心裸片包含使读取时钟延迟并且将经延迟读取时钟提供回到接口裸片的延迟电路。数据锁存器接着使用从核心裸片接收到的经延迟读取时钟来控制捕获来自所述核心裸片的数据的定时。由于读取时钟在返回到数据锁存器之前通过核心裸片，所以读取时钟可包含特定于所述核心裸片的延迟(例如，传播延迟、温度延迟等)。
[0018]图1为根据本公开的实施例的半导体装置的框图。半导体装置100可为半导体存储器装置，例如DRAM装置。DRAM装置可包含接口裸片和堆叠在接口裸片上的多个核心裸片。在
图1的实例图中，示出了某些组件定位在接口裸片130上，而其它组件示出为核心裸片140中的每一者的部分。为了清楚起见，仅示出单个核心裸片140及其组件，然而，可以存在多个核心裸片(例如，2个、4个、6个、8个、16个或更多个)，每个核心裸片具有彼此类似的组件。图1的实例装置100示出接口裸片130与核心裸片140之间的组件的特定布置，然而，在其它实施例中可使用其它布置(例如，在一些实施例中，刷新控制电路116可在接口裸片130上)。为了说明，核心裸片140被绘制为比接口裸片130小的方框，然而，核心裸片140和接口130可彼此具有任何尺寸关系。例如，核心裸片和接口裸片可具有大致相同的尺寸。
[0019]半导体装置100包含处于核心裸片140中的每一者上的存储器阵列118。存储器阵列118示出为包含多个存储器存储体。在图1的实施例中，存储器阵列118示出为包含八个存储器存储体BANK0
‑
BANK7。在其它实施例的存储器阵列118中可以包含更多或更少存储体。每个存储器存储体包含多个字本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种设备，其包括：接口裸片，其被配置成提供读取时钟；核心裸片，其堆叠在所述接口裸片上，所述核心裸片包括：延迟电路，其被配置成接收所述读取时钟并且提供经延迟读取时钟；以及串行化器，其被配置成为数据提供基于所述读取时钟的定时；并且所述接口裸片进一步包括输出电路，所述输出电路被配置成为所述读取数据提供基于来自所述接口裸片的所述经延迟读取时钟的定时。2.根据权利要求1所述的设备，其中所述核心裸片包括被配置成将所述经延迟读取时钟分配到所述串行化器的第一时钟树，并且其中所述接口裸片包括被配置成将所述经延迟读取时钟分配到所述输出电路的第二时钟树。3.根据权利要求2所述的设备，其中所述第一时钟树和所述第二时钟树具有基本上相同的电路配置。4.根据权利要求1所述的设备，其中所述接口裸片进一步被配置成提供振荡器信号，其中所述核心裸片进一步包括：第二延迟电路，其被配置成接收所述振荡器信号并且提供经延迟振荡器信号；以及副本串行化器，其被配置成为数据提供基于所述振荡器信号的定时，其中所述接口裸片进一步包括相位检测器，所述相位检测器被配置成基于来自所述接口裸片的所述数据和所述经延迟振荡器信号提供经测量相位信号，并且其中所述核心裸片进一步包括对准器控制电路，所述对准器控制电路被配置成基于所述经测量相位信号设置所述延迟电路的延迟。5.根据权利要求1所述的设备，其中所述延迟电路为能粗略调整和精细调整的延迟电路。6.根据权利要求1所述的设备，其进一步包括第二延迟电路，所述第二延迟电路被配置成接收所述读取时钟，将所述读取时钟延迟可配置量，并且将所述读取时钟提供到延迟电路和所述串行化器。7.根据权利要求1所述的设备，其中所述核心裸片进一步包括数据串行化器副本电路，所述数据串行化器副本电路被配置成接收所述经延迟时钟信号并且将所述经延迟时钟信号提供到所述接口裸片。8.一种设备，其包括：多个核心裸片；接口裸片，其被配置成将读取时钟提供到所述多个核心裸片，并且被配置成从所述多个核心裸片中的选定核心裸片接收经延迟读取时钟，所述接口裸片包括输出电路，所述输出电路被配置成为从所述多个核心裸片中的所述选定核心裸片接收到的数据提供基于所述经延迟读取时钟的定时。9.根据权利要求8所述的设备，其中所述输出电路将所述数据提供到所述接口裸片的输出端子。10.根据权利要求8所述的设备，其...

【专利技术属性】
技术研发人员：中井清吉，成井诚司，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：