存储器装置、主机装置和操作存储器装置的方法制造方法及图纸

提供了存储器装置、主机装置和操作存储器装置的方法。所述存储器装置包括：数据信号生成器，被配置为将数据信号提供给发送驱动器；发送驱动器，被配置为基于数据信号输出具有第一信号电平至第三信号电平中的任意一个的多电平信号；命令解码器，被配置为从存储器装置的外部接收反馈信号并且对反馈信号进行解码；数据信号控制器，被配置为基于命令解码器的解码结果调整数据信号；和驱动强度控制器，被配置为基于命令解码器的解码结果调整第一信号电平至第三信号电平中的至少一个。电平至第三信号电平中的至少一个。电平至第三信号电平中的至少一个。

【技术实现步骤摘要】
存储器装置、主机装置和操作存储器装置的方法
[0001]本申请要求于2021年11月4日在韩国知识产权局提交的第10
‑
2021
‑
0150385号韩国专利申请的优先权，所述韩国专利申请的公开通过引用全部包含于此。


[0002]本公开的实施例涉及存储器装置、主机装置和操作存储器装置的方法。

技术介绍

[0003]通常，在脉冲幅度调制(PAM)
‑
N(N是大于或等于3的自然数)的多电平信号系统中，为了确保N个数据电平之间的线性，发送多电平信号，使得输出信号的信号电平间隔在发送器处恒定。
[0004]然而，根据接收器的操作特性或信号发送/接收系统(诸如，链路系统)的环境(例如，应用数据编码的环境)，接收器的感测裕度可对于每个信号电平(或数据电平)而不同。
[0005]每个信号电平的感测裕度的差异可以是因为在从发送器发送的信号与在接收器处接收的信号之间存在时序偏斜，这可降低发送器与接收器之间的通信可靠性。

技术实现思路

[0006]本公开的实施例提供能够进行可靠信号通信的存储器装置。
[0007]本公开的实施例还提供能够进行可靠信号通信的主机装置。
[0008]本公开的实施例还提供操作能够进行可靠信号通信的存储器装置的方法。
[0009]根据本公开的实施例，一种存储器装置包括：数据信号生成器，被配置为将数据信号提供给发送驱动器；发送驱动器，被配置为基于数据信号输出具有第一信号电平至第三信号电平中的任意一个的多电平信号；命令解码器，被配置为从存储器装置的外部接收反馈信号并且对反馈信号进行解码；数据信号控制器，被配置为基于命令解码器的解码结果调整数据信号；和驱动强度控制器，被配置为基于命令解码器的解码结果调整第一信号电平至第三信号电平中的至少一个。
[0010]根据本公开的实施例，一种存储器装置包括：发送驱动器，被配置为基于数据信号输出具有第一信号电平至第四信号电平中的任意一个的第一多电平信号；控制器，被配置为从存储器装置的外部接收反馈信号并且基于反馈信号控制发送驱动器输出与第一多电平信号不同的第二多电平信号。控制器调整数据信号，并且通过调整第一信号电平至第四信号电平中的至少一个来控制发送驱动器输出第二多电平信号。
[0011]根据本公开的实施例，一种主机装置包括：接收驱动器，被配置为接收第一多电平信号，第一多电平信号基于第一数据信号被生成并且具有第一信号电平至第三信号电平中的任意一个；和信号控制器，被配置为检查由接收驱动器接收的第一多电平信号，并且生成并输出包括指示调整第一数据信号的第一命令和指示调整第一信号电平至第三信号电平中的至少一个的第二命令的反馈信号。
附图说明
[0012]通过参照附图详细描述本公开的实施例，本公开的上面和其他特征将变得更加清楚，其中：
[0013]图1示出根据本公开的实施例的存储器系统；
[0014]图2是示出根据本公开的实施例的图1的发送驱动器的示图；
[0015]图3是示出根据本公开的实施例的图2的上拉电路的示图；
[0016]图4A至图4D是示出根据本公开的实施例的图3的上拉单元的示图；
[0017]图5是示出根据本公开的实施例的图2的下拉电路的示图；
[0018]图6A和图6B是示出根据本公开的实施例的图5的下拉单元的示图；
[0019]图7是示出根据本公开的实施例的图1的控制器的示图；
[0020]图8至图10和图11A至图11C是用于描述根据本公开的实施例的图7的数据信号控制器的操作的示图；
[0021]图12和图13是用于描述根据本公开的实施例的图1的发送驱动器生成多电平信号的操作的示图；
[0022]图14至图17是用于描述根据本公开的实施例的图7的驱动强度控制器的操作的示图；
[0023]图18是示出根据本公开的实施例的存储器系统的操作的流程图；
[0024]图19至图21是用于描述根据本公开的实施例的存储器系统的操作的示图；
[0025]图22A是示出根据本公开的实施例的发送驱动器的示图；
[0026]图22B和图22C是用于描述根据本公开的实施例的图22A的发送驱动器的操作的示图；
[0027]图22D是示出根据本公开的实施例的发送驱动器的示图；
[0028]图23是示出根据本公开的实施例的存储器装置的示图；
[0029]图24示出根据本公开的实施例的存储器系统；
[0030]图25是示出根据本公开的实施例的信号发送/接收系统的示图；
[0031]图26是示出根据本公开的实施例的安装有存储器系统的车辆的示图；以及
[0032]图27是示出应用根据本公开的实施例的存储器装置的系统的示图。
具体实施方式
[0033]在下文中将参照附图更全面地描述本公开的实施例。在整个附图中，相同的附图标记可指代相同的元件。
[0034]将理解，术语“第一”、“第二”、“第三”等在此用于将一个元件与另一个元件区分开，并且元件不受这些术语的限制。因此，一个实施例中的“第一”元件可被描述为另一个实施例中的“第二”元件。
[0035]应理解，除非上下文另有明确指示，否则每个实施例内的特征或方面的描述通常应被认为可用于其他实施例中的其他相似的特征或方面。
[0036]如在此使用的，除非上下文另外清楚地指示，否则单数形式也意在包括复数形式。
[0037]图1示出根据本公开的实施例的存储器系统。
[0038]参照图1，存储器系统包括存储器装置100和主机装置200。
[0039]存储器装置100可包括用于根据来自主机装置200的请求存储数据的存储介质。在一些实施例中，存储器装置100可包括动态随机存储器(DRAM)。
[0040]然而，实施例不限于此。例如，在一些实施例中，存储器装置100可包括固态驱动器(SSD)、嵌入式存储器或可移除外部存储器中的至少一个。当存储器装置100是SSD时，存储器装置100可以是符合非易失性存储器快速(NVMe)标准的装置。当存储器装置100是嵌入式存储器或外部存储器时，存储器装置100可以是符合通用闪存(UFS)标准或嵌入式多媒体卡(eMMC)标准的装置。主机装置200和存储器装置100可各自生成并发送符合采用的标准协议的包。
[0041]当存储器装置100包括闪存时，闪存可包括2D NAND存储器阵列或3D(或垂直)NAND(VNAND)存储器阵列。在一些实施例中，存储器装置100还可包括各种其他类型的非易失性存储器。例如，存储器装置100可包括磁性RAM(MRAM)、自旋转移矩MRAM、导电桥接RAM(CBRAM)、铁电RAM(FeRAM)、相位RAM(PRAM)、电阻式RAM(RRAM)以及各种其他类型的存储器。
[0042]存储器装置100可包括数据信号生成器DSG(也被称为数据信号生成器电路)、发送驱动器T本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器装置，包括：数据信号生成器，被配置为生成数据信号；发送驱动器，被配置为接收数据信号并且基于数据信号输出具有第一信号电平、第二信号电平和第三信号电平中的任意一个的多电平信号；命令解码器，被配置为从所述存储器装置的外部接收反馈信号并且对反馈信号进行解码；数据信号控制器，被配置为基于命令解码器的解码结果调整数据信号；和驱动强度控制器，被配置为基于命令解码器的解码结果调整第一信号电平至第三信号电平中的至少一个。2.根据权利要求1所述的存储器装置，其中，数据信号控制器基于命令解码器的解码结果调整数据信号的斜率。3.根据权利要求1所述的存储器装置，其中，数据信号控制器基于命令解码器的解码结果调整数据信号的占空比。4.根据权利要求1所述的存储器装置，其中，数据信号控制器基于命令解码器的解码结果调整数据信号的延迟量。5.根据权利要求1所述的存储器装置，其中，数据信号是第一数据信号和第二数据信号之一，发送驱动器包括：上拉电路，接收第一数据信号；和下拉电路，接收第二数据信号，并且驱动强度控制器通过调整上拉电路和下拉电路中的至少一个的导通电阻来调整第一信号电平至第三信号电平中的所述至少一个。6.根据权利要求5所述的存储器装置，其中，上拉电路包括：第一上拉电路，包括基于第一上拉使能代码启用的多个第一上拉单元，第二上拉电路，包括基于与第一上拉使能代码不同的第二上拉使能代码启用的多个第二上拉单元，并且下拉电路包括：第一下拉电路，包括基于第一下拉使能代码启用的多个第一下拉单元，和第二下拉电路，包括基于与第一下拉使能代码不同的第二下拉使能代码启用的多个第二下拉单元。7.根据权利要求6所述的存储器装置，其中，驱动强度控制器通过调整第一上拉使能代码、第二上拉使能代码、第一下拉使能代码和第二下拉使能代码中的至少一个来调整第一信号电平至第三信号电平中的所述至少一个。8.根据权利要求6所述的存储器装置，其中，上拉电路还包括：第三上拉电路，包括基于与第一上拉使能代码和第二上拉使能代码不同的第三上拉使能代码启用的多个第三上拉单元，并且下拉电路还包括：第三下拉电路，包括基于与第一下拉使能代码和第二下拉使能代码不同的第三下拉使能代码启用的多个第三下拉单元。9.根据权利要求8所述的存储器装置，其中，驱动强度控制器通过调整第一上拉使能代码至第三上拉使能代码和第一下拉使能代码至第三下拉使能代码中的至少一个来调整第一信号电平至第三信号电平中的所述至少一个。
10.根据权利要求1至9的任一项所述的存储器装置，其中，反馈信号包括：指示调整数据信号的第一命令和指示调整第一信号电平至第三信号电平中的所述至少一个的第二命令中的至少一个。11.一种存储器装置，包括：发送驱动器，被配置为基于数据信号输出具有第一信号电平、第二信号电平、第三信号电平和第四信号电平中的任意一个的第一多电平信号；和控制器，被配置为从存储器装置的外部接收反馈信号并且基于反馈信号控制发送驱动器输出与第一多电平信号不同的第二多电平信号，其中，控制器调整数据信号，并且通过调整第一信号电平至第四信号电平中的至少一个来控制发送驱动器输出第二多电平信号。12.根...

【专利技术属性】
技术研发人员：金周焕，李受哲，卞辰瑫，申殷昔，崔荣暾，崔桢焕，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：