用于存储器的改进的定时电路制造技术

呈现了一种存储器。该存储器包括多个存储器单元、耦合到多个存储器单元的字线、耦合到多个存储器单元中的一个存储器单元的感测放大器、以及被配置为启用感测放大器的定时电路。定时电路包括延迟级和虚设字线。虚设字线被配置为模仿字线的至少一部分。呈现了一种装置。该装置包括第一存储器，第一存储器具有耦合到第一数目的存储器单元的第一字线。第二存储器具有耦合到第二数目的存储器单元的第二字线。第一存储器和第二存储器中的每一个包括用于启用存储器操作的定时电路。定时电路包括与第三数目的存储器单元的负载相对应的延迟级。第三数目与第一数目不同。级。第三数目与第一数目不同。级。第三数目与第一数目不同。

【技术实现步骤摘要】
用于存储器的改进的定时电路
[0001]本申请是申请日为2017年06月07日、申请号为201780041794.8、专利技术名称为“用于存储器的改进的定时电路”的申请的分案申请。


[0002]本公开涉及具有存储器的装置，具体涉及具有并入改进的跟踪电路的存储器的电子装置和集成电路(IC)。

技术介绍

[0003]存储器是无线通信设备的重要组件。近年来，无线通信技术和设备(例如，蜂窝电话、平板计算机、笔记本计算机等)越来越受欢迎和越来越多被使用。这些电子装置的复杂性日益增加，并且现在通常并入多个处理器(例如，基带处理器和/或应用处理器)以及允许用户运行复杂且功率密集的软件应用(例如，音乐播放器、web浏览器、视频流应用等)的其他IC。随着性能需求的增加，用于无线通信应用的IC可以并入多个处理器和存储器。存储器可以具有不同的存储器阵列大小和不同尺寸或配置的存储器阵列。
[0004]一个设计挑战是降低设计不同阵列大小的存储器的复杂性。例如，存储器的存储器阵列可以由存储器编译器生成。然而，可能不容易生成操作不同存储器阵列大小的存储器的定时电路。一个问题是定时电路平衡不同存储器阵列大小的存储器的性能和可靠性。

技术实现思路

[0005]公开了一种存储器的各方面。在一个实现中，该存储器包括多个存储器单元、耦合到多个存储器单元的字线、耦合到多个存储器单元中的一个存储器单元的感测放大器、以及被配置为启用感测放大器的定时电路。定时电路包括延迟级和虚设字线。虚设字线被配置为模仿(emulate)字线的至少一部分。
[0006]公开了一种用于操作存储器的方法的各方面。在一个实现中，该方法包括断言耦合到多个存储器单元的字线并且启用耦合到多个存储器单元中的一个存储器单元的感测放大器。启用感测放大器基于使信号流过延迟级和虚设字线。虚设字线被配置为模仿字线的至少一部分。
[0007]公开了一种装置的方面。在一个实现中，该装置包括第一存储器，该第一存储器具有第一数目的存储器单元和耦合到第一数目的存储器单元的第一字线。第二存储器包括第二数目的存储器单元和耦合到第二数目的存储器单元的第二字线。第一存储器和第二存储器中的每一个包括用于启用存储器操作的定时电路。定时电路包括被配置为与第三数目的存储器单元的负载相对应的延迟级。第三数目的存储器单元与第一数目的存储器单元不同。
[0008]公开了一种用于操作第一存储器和第二存储器的方法的各方面。在一个实现中，该方法包括：断言在第一存储器中的耦合到第一数目的存储器单元的第一字线，经由第一延迟级来启用第一存储器的存储器操作，断言在第二存储器中的耦合到第二数目的存储器
单元的第二字线，以及经由第二延迟级来启用第二存储器的存储器操作。第一延迟级和第二延迟级被配置为与第三数目的存储器单元的负载相对应。第三数目的存储器单元与第一数目的存储器单元不同。
[0009]应当理解，从以下详细描述中本领域技术人员将容易明白装置和方法的其他方面，其中通过图示的方式示出和描述了装置和方法的各个方面。如将认识到的，这些方面可以以其他和不同的形式来实现，并且这些方面的细节能够在各种其他方面进行修改。因此，附图和详细描述在本质上被认为是说明性的而不是限制性的。
附图说明
[0010]图1是并入不同存储器阵列尺寸的存储器的IC的一个示例性实施例的示图。
[0011]图2是用于SRAM的存储器单元的一个示例性实施例的电路图。
[0012]图3是图2的存储器的一个示例性实施例的功能框图。
[0013]图4是位线上的差分电压和基于此而启用的感测放大器的波形图。
[0014]图5是操作以启用感测放大器的定时电路的一个示例性实施例的示图。
[0015]图6是包括预译码器的行译码器的一个示例性实施例的逻辑图。
[0016]图7是断言SAEN信号以启用图3的感测放大器的定时电路的波形图。
[0017]图8是操作以启用感测放大器的定时电路的一个示例性实施例的示图。
[0018]图9是定时电路中的延迟级的一个示例性实施例的示图。
[0019]图10是操作以启用感测放大器的定时电路的一个示例性实施例的示图。
[0020]图11是用于操作图8的存储器的方法的流程图。
[0021]图12是用于操作图1和图8的存储器的方法的流程图。
具体实施方式
[0022]以下结合附图阐述的具体实施方式旨在作为各种配置的描述，而非旨在表示可以实践本文中描述的概念的仅有配置。具体实施方式包括用于提供对各种概念的透彻理解的具体细节。然而，对于本领域技术人员很清楚的是，这些概念可以在没有这些具体细节的情况下实践。在一些实例中，众所周知的结构和组件以框图形式示出，以避免模糊这些概念。术语“示例性”在本文中用于表示“用作示例、实例或说明”。本文中描述为“示例性”的任何设计不必被解释为比其他设计优选或有利。
[0023]现在将参考各种装置和方法呈现本公开的若干方面。这些装置和方法将在以下详细描述中描述，并且通过各种框、模块、组件、电路、步骤、过程、算法等(统称为“元件”)在附图中示出。这些元件可以使用电子硬件、计算机软件或其任何组合来实现。这样的元件实现为硬件还是软件取决于特定应用和强加于整个系统的设计约束。贯穿本公开内容呈现的各种装置和方法可以以各种形式的硬件实现。作为示例，单独或以组合的任何装置或方法可以实现为集成电路，或者实现为集成电路的一部分。集成电路可以是最终产品，诸如微处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、可编程逻辑或任何其他合适的集成电路。备选地，集成电路可以与其他芯片、分立电路元件和/或其他组件集成，作为中间产品(诸如母板)或最终产品的一部分。
[0024]本文中公开的方法包括用于实现所描述的方法的一个或多个操作或动作。在不脱
离权利要求的范围的情况下，方法操作和/或动作可以彼此互换。换言之，除非指定了特定的操作或动作顺序，否则可以在不脱离权利要求的范围的情况下修改特定操作和/或动作的顺序和/或使用。
[0025]词语“示例性”在本文中用于表示用作示例、实例或说明。本文中描述为“示例性”的任何实施例不必被解释为比其他实施例优选或有利。同样地，装置或方法的术语“实施例”不要求本专利技术的所有实施例包括所描述的组件、结构、特征、功能、过程、优点、益处或操作模式。
[0026]术语“连接”、“耦合”或其任何变体是指两个或更多个元件之间的直接或间接的任何连接或耦合，并且可以涵盖“连接”或“耦合”在一起的两个元件之间的一个或多个中间元件的存在。元件之间的耦合或连接可以是物理的、逻辑的或其组合。如本文中使用的，通过使用一个或多个电线、线缆和/或印刷电连接，以及通过使用诸如波长在射频区域、微波区域和光学(可见和不可见两者)区域的电磁能(作为几个非限制性和非穷举性的示例)的电磁能，可以认为两个元件“连接”或“耦合”在一起。
[0027]本文中使用诸如“第一”、“第二”等标示对元本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器(124
‑
1；124
‑
2)，包括：多个存储器单元(200)，在存储器阵列大小的存储器阵列区域(519)中布置为存储器阵列(302)；字线(WL(1))，耦合到所述多个存储器单元(200)；感测放大器(320)，耦合到所述多个存储器单元(200)中的一个存储器单元；以及定时电路(810)被配置为启用(1116；SAEN)所述感测放大器(320)，以及包括串联布置的延迟级(809)和虚设字线(832)；其中所述虚设字线(832)被配置为模仿所述字线(WL(1))的至少一部分，并且其中所述延迟级(809)被配置为模仿所述字线(WL(1))的一部分和多个存储器单元(200)的负载，耦合到所述字线(WL(1))的所述一部分。2.根据权利要求1所述的存储器(124
‑
1；124
‑
2)，其中所述定时电路(810)被配置为针对不同配置的存储器提供所述字线(WL(1))的不同跟踪。3.根据权利要求1所述的存储器(124
‑
1；124
‑
2)，其中所述定时电路进一步耦合到独立于字线译码器(526)的字线时钟或时钟逻辑(552)。4.根据权利要求1所述的存储器(124
‑
1；124
‑
2)，还包括：位线(BL(1))，被配置为耦合所述感测放大器(320)和所述多个存储器单元(200)中的所述一个存储器单元，其中所述位线(BL(1))被设置在所述存储器阵列区域(519)中；以及虚拟位线(530)，被布线在所述存储器阵列区域(519)中以模仿所述位线(BL(1))，其中所述定时电路(810)还被配置为基于所述虚拟位线(530)的操作来启用(1116；SAEN)所述感测放大器(320)。5.根据权利要求1所述的存储器(124
‑
1；124
‑
2)，其中所述字线(WL(1))的所述至少一部分小于所述字线(WL(1))的整体。6.根据权利要求1所述的存储器(124
‑
1；124
‑
2)，其中所述字线(WL(1))的所述至少一部分是所述字线(WL(1))的长度的约一半。7.根据权利要求3所述的存储器(124
‑
1；124
‑
2)，其中所述字线译码器(526)还被配置为驱动所述字线(WL(1))，其中所述延迟级(809)被配置为模仿对应于所述字线译码器(526)的一部分的延迟，...

【专利技术属性】
技术研发人员：S，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：