用于嵌入式芯片的封装制程制造技术

本申请提供一种用于嵌入式芯片的封装制程，包括以下步骤：(1)在一电路基板表面贴装至少一IC芯片，IC芯片具有至少一裸露的接脚；(2)在电路基板表面贴附一背胶铜箔，其中背胶铜箔具有一铜箔层及一B阶段的绝缘胶层，绝缘胶层涂布于铜箔层上，绝缘胶层中不具有玻璃纤维，接脚接触绝缘胶层但不接触铜箔层，绝缘胶层覆盖IC芯片，铜箔层具有至少一对应于接脚的孔位铜箔区，绝缘胶层具有至少一对应于接脚的孔位绝缘胶区；(3)移除孔位铜箔区；(4)利用蚀刻液移除孔位绝缘胶区；(5)将绝缘胶层完全固化。(5)将绝缘胶层完全固化。(5)将绝缘胶层完全固化。

【技术实现步骤摘要】
用于嵌入式芯片的封装制程


[0001]本申请是关于一种嵌入式芯片封装技术。

技术介绍

[0002]有别于许多贴装于电路板表面的IC芯片，嵌入式芯片封装则是将IC芯片内嵌于电路板的内层中。为了要与内嵌的IC芯片的接脚形成电连接，需要在与接脚对应的位置形成通孔，并在通孔内镀铜。现有技术中，这些通孔是以雷射雕刻方式形成，过程中IC芯片的一部份受到雷射照射而容易受到伤害，实有改良的必要。

技术实现思路

[0003]本申请所要解决的技术问题在于提供一种能避免IC芯片被雷射照射的内嵌式芯片封装技术。
[0004]为了达成上述及其他目的，本申请提供一种用于嵌入式芯片的封装制程，包括以下步骤：
[0005](1)在一电路基板表面贴装至少一IC芯片，该IC芯片具有至少一裸露的接脚；
[0006](2)在该电路基板表面贴附一背胶铜箔，其中该背胶铜箔具有一铜箔层及一B阶段的绝缘胶层，该绝缘胶层涂布于该铜箔层上，该绝缘胶层中不具有玻璃纤维，该接脚接触该绝缘胶层但不接触该铜箔层，该绝缘胶层覆盖该IC芯片，该铜箔层具有至少一对应于所述接脚的孔位铜箔区，该绝缘胶层具有至少一对应于所述接脚的孔位绝缘胶区；
[0007](3)移除该孔位铜箔区；
[0008](4)利用蚀刻液移除该孔位绝缘胶区，从而在该背胶铜箔上形成至少一对应于所述接脚的通孔；以及
[0009](5)将该绝缘胶层完全固化。
[0010]由于本申请使用的绝缘胶层并不具有玻璃纤维，并且刚贴附于电路基板时还处于B阶段，从而可通过蚀刻液来将孔位绝缘胶区移除，无须使用雷射雕刻，进而避免IC芯片被雷射照射而容易损坏的问题。
[0011]有关本申请的其它功效及实施例的详细内容，配合图式说明如下。
附图说明
[0012]为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
[0013]图1至图9是本申请其中一实施例的制程示意图。
[0014]符号说明
[0015]1：嵌入式芯片封装结构
[0016]10：电路基板11：介质层20：IC芯片
[0017]21：接脚30：背胶铜箔31：铜箔层
[0018]311：孔位铜箔区32：绝缘胶层321：孔位绝缘胶区
[0019]33：通孔40：化镀铜层50：电镀铜层
具体实施方式
[0020]在下文的实施方式中所述的位置关系，包括：上，下，左和右，若无特别指明，皆是以图式中组件绘示的方向为基准。
[0021]本申请公开一种用于嵌入式芯片的封装制程，以下通过图1至图9说明本申请其中一实施例的制程，其中的电路设计是出于说明的目的而简化，但实际电路设计并不以此为限。
[0022]本实施例的嵌入式芯片封装结构是由包括以下步骤的制程所制作：
[0023]步骤(1)：
[0024]请参考图1、图2，在一电路基板10表面贴装至少一IC芯片20，IC芯片20具有至少一裸露的接脚21，该裸露的接脚21未直接接触该电路基板10表面，IC芯片20例如是贴装于电路基板10表面的介质层11上，但并不以此为限。所述电力基板10可用任何适当的方法依需求制作，IC芯片20例如可为有源组件、无源组件、MEMS或其他芯片。
[0025]步骤(2)：
[0026]请参考图3、图4，在电路基板10表面再贴附一背胶铜箔30，其中，背胶铜箔30具有一铜箔层31及一B阶段(B
‑
Stage)的绝缘胶层32，绝缘胶层32涂布于铜箔层31上，绝缘胶层32中不具有玻璃纤维，接脚21接触绝缘胶层32但不接触铜箔层31，绝缘胶层32覆盖并包覆IC芯片20；绝缘胶层32例如可为环氧树脂类、压克力类、聚酰亚胺类的光及/或热可固化树脂，所述B阶段是指所述可固化树脂并未完全固化，但已被干燥而具有指触干燥性的状态；根据其光固化及/或热固化的特性，B阶段的树脂可在特定光波照射下及/或特定固化温度下被完全固化至C阶段；本申请中，绝缘胶层32在步骤(5)前都维持在B阶段。其中，铜箔层31具有至少一对应于所述接脚21的孔位铜箔区311，该绝缘胶层32具有至少一对应于所述接脚21的孔位绝缘胶区321，孔位绝缘胶区321被孔位铜箔区311覆盖。
[0027]步骤(3)：
[0028]请参考图5，移除孔位铜箔区311，从而裸露孔位绝缘胶区321。在可能的实施方式中，孔位铜箔区311是通过贴附光阻、曝光、显影、蚀刻等常规方式移除，但并不以此为限，例如可以雷射雕刻方式移除。
[0029]步骤(4)：
[0030]请参考图6，利用蚀刻液移除孔位绝缘胶区321，从而在背胶铜箔30上形成至少一对应于所述接脚21的通孔33；所述蚀刻液是指可将与其接触的B阶段绝缘胶层移除的药剂。孔位绝缘胶区321被移除后，可以裸露所述接脚21。值得一提的是，在步骤(3)、(4)中，接脚21及IC芯片20的其他部分不会暴露于雷射，而可避免损坏。
[0031]步骤(5)：
[0032]根据绝缘胶层32的光固化及/或热固化的特性，B阶段的绝缘胶层32可在特定光波照射下及/或特定固化温度下被完全固化，其外观仍维持图6所示的外观。
[0033]步骤(6)：
[0034]如图7所示，通过化学镀方式在铜箔层31上及该通孔33中形成化镀铜层40。
[0035]步骤(7)：
[0036]如图8所示，通过电镀方式在化镀铜层40上形成电镀铜层50。
[0037]步骤(8)：
[0038]对铜箔层31、化镀铜层40及电镀铜层50以及进行图形化处理，形成如图9所示的状态。其中，电路基板可以形成其他盲孔或贯孔，这些盲孔与贯孔的制作可以但不限于在步骤(3)、(4)中一并进行，在本案图式中并未特别表示这些盲孔与贯孔的制作流程。
[0039]一个嵌入式芯片封装结构1可在上述步骤后完成，其具有一电路基板10、至少一IC芯片20、一完全固化的绝缘胶层32、一铜箔层31、至少一形成于该绝缘胶层32及铜箔层31的通孔33、一化镀铜层40及一电镀铜层50，IC芯片20贴装于该电路基板10表面，IC芯片20具有至少一裸露的接脚21，绝缘胶层32中不具有玻璃纤维，接脚21接触绝缘胶层32但不接触铜箔层31，绝缘胶层32覆盖并包覆IC芯片20，铜箔层31覆盖绝缘胶层32，通孔33分别对应于接脚21，化镀铜层40电连接于接脚21及铜箔层31间，电镀铜层50形成于化镀铜层40上。其中，嵌入式芯片封装结构1可再依设计需求进行其他后续处理。
[0040]以上所述的实施例及/或实施方式，仅是用以说明实现本申请技术的较佳实施例及/或实施方式，并非对本申请技术的实施方式作任何形式上的限制，任何本领域技术人员，在不脱离本申本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于嵌入式芯片的封装制程，其特征在于，包括以下步骤：(1)在一电路基板表面贴装至少一IC芯片，该IC芯片具有至少一裸露的接脚；(2)在该电路基板表面贴附一背胶铜箔，其中该背胶铜箔具有一铜箔层及一B阶段的绝缘胶层，该绝缘胶层涂布于该铜箔层上，该绝缘胶层中不具有玻璃纤维，该接脚接触该绝缘胶层但不接触该铜箔层，该绝缘胶层覆盖该IC芯片，该铜箔层具有至少一对应于所述接脚的孔位铜箔区，该绝缘胶层具有至少一对应于所述接脚的孔位绝缘胶区；(3)移除该孔位铜箔区；(...

【专利技术属性】
技术研发人员：李家铭，
申请(专利权)人：广东则成科技有限公司，
类型：发明
国别省市：