高速缓存辅助式行锤击缓解制造技术

本公开涉及高速缓存辅助式行锤击缓解。描述一种系统，其包括行锤击缓解电路和高速缓存存储器，其协作以缓解存储器媒体装置上的行锤击攻击。所述高速缓存存储器基于由所述行锤击缓解电路维持的行存取计数信息偏置高速缓存策略。所述行锤击缓解电路可实施于存储器控制器中。所述存储器媒体装置可以是DRAM。还描述对应方法。对应方法。对应方法。

【技术实现步骤摘要】
高速缓存辅助式行锤击缓解
[0001]相关申请的交叉引用
[0002]本申请要求2022年1月21日提交的第63/301,991号美国临时申请的优先权，其内容以引用的方式并入本文中。此外，本申请与以下共同转让的美国专利申请有关：代理人案号2021139975
‑
US
‑
3，标题为“存储器媒体行激活偏置高速缓存(Memory Media Row Activation
‑
Biased Caching)”；代理人案号2021140001
‑
US
‑
2，标题为“操作系统的RHR中断(RHR Interrupts to the Operating System)”；代理人案号2021140197
‑
US
‑
2，标题为“实用的节省空间的行锤击检测器(Practical Space Saving Row Hammer Detector)”；代理人案号2021140206
‑
US
‑
2，标题为“CXL控制器的区域优化RHR解决方案(Area Optimized RHR Solution for the CXL Controller)”；代理人案号2021140514
‑
US
‑
2，标题为“高速缓存中运行的命令的优化控制(Optimized Control of Commands Running in a Cache)”；代理人案号2021140514
‑<br/>US
‑
3，标题为“基于缓冲读取和写入条目总数的背压控制(Control of the Back Pressure Based on a Total Number of Buffered Read and Write Entries)”；以及代理人案号2021140514
‑
US
‑
4，标题为“通过延迟写入命令移出队列来优先化读取命令移出队列的仲裁策略(Arbitration Policy to Prioritize Read Command Dequeing by Delaying Write Command Dequeing)”，其中的每一者的内容均特此以引用的方式并入。


[0003]本公开涉及高速缓存存储器，且具体地，协调进行存储器媒体中的行锤击攻击缓解的高速缓存存储器。

技术介绍

[0004]存储器装置(也被称作“存储器媒体装置”)广泛用于将信息存储在例如计算机、用户装置、无线通信装置、相机、数字显示器等各种电子装置中。通过将存储器装置内的存储器单元编程为各种状态来存储信息。例如，二进制存储器单元可被编程为常常对应于逻辑1或逻辑0的两个支持状态中的一者。在一些实例中，单个存储器单元可支持多于两个可能的状态，所述状态中的任一个可由存储器单元存储。为了存取由存储器装置存储的信息，组件可以读取或感测存储器装置内的一或多个存储器单元的状态。为了存储信息，组件可以将存储器装置内的一或多个存储器单元写入或编程到对应状态。
[0005]存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、静态RAM(SRAM)、快闪存储器等。存储器装置可为易失性或非易失性的。除非由外部电源周期性更新，否则易失性存储器单元(例如，DRAM单元)可随时间推移而丢失其编程状态。SRAM存储器可在系统正通电的持续时间内维持其编程状态。非易失性存储器单元(例如，NAND存储器单元)即使在不存在外部电源的情况下仍可在很长一段时间内维持其编程状态。
[0006]存储器装置可耦合到主机(例如，主机计算装置)以存储数据、命令和/或指令以供
主机在计算机或其它电子系统操作时使用。例如，数据、命令和/或指令可在计算或其它电子系统的操作期间在主机与存储器装置之间传送。称为“存储器控制器”的控制器可用于管理数据、命令和/或指令在主机与存储器装置之间的传送。
[0007]DRAM被组织为存储单元阵列，其中每个单元存储经编程值。如上文所指出，如果未周期性地刷新，那么单元可失去其编程值。因此，以通常被称作“刷新间隔”的固定间隔刷新行。刷新也被称为“行激活”。在行激活中，读取DRAM装置中的行，校正错误且将其写入回到同一物理行。在当前DRAM装置中，由“行锤击事件”(也被称作“行锤击攻击”)引起的数据损坏是相当大的风险。
[0008]当媒体装置中的特定行在“激活间隔”(即，两个刷新/激活事件之间的间隔)中被多次存取，即，超出“行锤击阈值”(RHT)次数时，行锤击事件发生。具体地说，当在激活间隔期间存取特定行(“侵入者行”)超过RHT次数时，物理上接近于DRAM媒体中的所述特定行的一或多个行(“受害者行”)可由于特定行的频繁激活而受影响，且可发生一或多个行的数据损坏。由于收缩制造过程几何形状的各种物理影响，存储器装置的RHT已降低到甚至普通计算机系统程序可能无意中损坏其自身数据或共享同一系统存储器的另一程序的数据的水平。
[0009]一些存储器媒体装置包含用于检测和缓解行锤击攻击的电路。常规行锤击检测器技术，例如“地址采样”和“优先级CAM”(优先级内容可寻址存储器)是概率性的，且因此不能保证在任何和所有行锤击场景中完美(即完整、准确和精确)防止数据损坏。如果侵入者(例如，恶意攻击者)知道这些常规行锤击检测方法及其实施方案的足够细节，那么侵入者可攻击其缺点以绕过或破坏其并损坏数据。因此，需要改进的技术来缓解例如行锤击错误之类的软错误。

技术实现思路

[0010]本公开的方面涉及一种系统，其包括：高速缓存存储器，存储器媒体存取控制电路；主机接口，其被配置成将所述存储器媒体存取控制电路可操作地耦合到主机装置；媒体接口，其被配置成将所述存储器媒体存取控制电路可操作地耦合到存储器媒体装置；以及行锤击缓解器电路，其被配置成：当所述存储器媒体装置可操作地耦合到所述媒体接口时，跟踪所述存储器媒体装置中的行激活；以及将与跟踪的行激活相关联的信息传输到所述高速缓存存储器。
[0011]本公开的另一方面涉及一种方法，其包括：通过布置在系统中的行锤击缓解器电路在存储器媒体装置可操作地耦合到所述系统的媒体接口时跟踪所述存储器媒体装置中的行激活；以及通过所述行锤击缓解器电路将与跟踪的行激活相关联的信息传输到高速缓存存储器。
附图说明
[0012]图1A示出根据本公开的一些实例实施例的计算系统形式的实例功能框图，所述计算系统包含被配置成用于检测行锤击攻击并利用实施行激活偏置高速缓存策略的高速缓存存储器的存储器控制器。
[0013]图1B示意性地示出根据一些实施例的在图1A所示的存储器控制器的一些组件之
间的交换的实例通信信号。
[0014]图1C示意性地示出根据一些实施例的为行锤击缓解电路存储的一些数据组件。
[0本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种系统，其包括：高速缓存存储器，存储器媒体存取控制电路；主机接口，其被配置成将所述存储器媒体存取控制电路可操作地耦合到主机装置；媒体接口，其被配置成将所述存储器媒体存取控制电路可操作地耦合到存储器媒体装置；以及行锤击缓解器电路，其被配置成：当所述存储器媒体装置可操作地耦合到所述媒体接口时，跟踪所述存储器媒体装置中的行激活；以及将与跟踪的行激活相关联的信息传输到所述高速缓存存储器。2.根据权利要求1所述的系统，其中所述高速缓存存储器被配置成根据所述存储器媒体装置中的对应行的所述跟踪的行激活来偏置高速缓存线分配策略。3.根据权利要求2所述的系统，其中所述高速缓存存储器被配置成通过偏置以防所述存储器媒体装置中具有小于第一阈值的行存取计数的行插入到所述高速缓存存储器中，根据所述存储器媒体装置中的对应行的所述跟踪的行激活偏置高速缓存线分配。4.根据权利要求1所述的系统，其中所述高速缓存存储器被配置成根据所述存储器媒体装置中的对应行的所述跟踪的行激活偏置高速缓存线逐出策略。5.根据权利要求4所述的系统，其中所述高速缓存存储器被配置成通过偏置以防逐出与所述存储器媒体装置中具有超过第二阈值的行存取计数的行相对应高速缓存线，根据所述存储器媒体装置中的对应行的所述跟踪的行激活偏置高速缓存线逐出，其中所述第二阈值小于行锤击阈值。6.根据权利要求1所述的系统，其中传输的信息包括所述存储器媒体装置的行的行激活计数或基于所述行激活计数确定的行锤击状态中的至少一者。7.根据权利要求1所述的系统，其进一步包括：映射集，其中所述映射集在所述存储器媒体装置中的至少一行与所述高速缓存存储器中的至少一个高速缓存线之间映射；以及行激活电平值集，其将相应高速缓存线与所述存储器媒体装置中的对应行的所述行激活计数相关联。8.根据权利要求7所述的系统，其中所述高速缓存存储器中的每个高速缓存线包括来自所述存储器媒体装置的数据的副本、指示所述数据的所述存储器媒体装置的一部分的标签，以及包括所述行激活电平值集中的行激活电平值的状态字段。9.根据权利要求8所述的系统，其中所述状态字段进一步包括逐出策略指示符和...

【专利技术属性】
技术研发人员：E，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：