W波段频综模块的频率变换方法、W波段频综模块和系统技术方案

本发明专利技术公开了一种W波段频综模块的频率变换方法、W波段频综模块和系统，本发明专利技术所述恒温晶振与所述锁相环PLL1、锁相环PLL2连接，所述锁相环PLL1依序通过所述DDS单元、第一射频信号生成单元、第二射频信号生成单元、第一混频器与所述8倍频器连接，所述锁相环PLL2与所述第一混频器连接；所述第一射频信号生成单元与所述第二射频信号生成单元的结构相同，所述第一射频信号生成单元包括二功分器、第二混频器和带通滤波器，所述二功分器的一输出端通过放大器与第二混频器的本振端口连接，所述二功分器的另一输出端与第二混频器的中频端口连接，混频器的输出端与带通滤波器连接。本发明专利技术能够减小DDS频率源产生的宽带杂散。减小DDS频率源产生的宽带杂散。减小DDS频率源产生的宽带杂散。

【技术实现步骤摘要】
W波段频综模块的频率变换方法、W波段频综模块和系统


[0001]本专利技术涉及雷达
，尤指一种W波段频综模块的频率变换方法、W波段频综模块和系统。

技术介绍

[0002]毫米波有可用频带宽、信息容量大、保密性好和体积小等优点，近些年在通信、电子对抗、雷达和探测等领域有广泛应用。特别是V波段(50
‑
75GHz)、E波段(60
‑
90GHz)和W(75
‑
110GHz)波段，近些年在通信上更是受到广泛关注。随着W波段雷达、通信系统的发展，对产生射频信号的频综单元要求越来越高。
[0003]当前W波段频综模块采用的方案多为DDS(直接数字合成频率源)产生L波段信号后，再直接采用倍频器将频率倍频至C波段，然后再通过混频的方式将频率从C波段搬移至X波段，最后采用8倍频器将信号倍频至W波段。根据倍频器工作原理可知其杂散和相噪恶化均遵循20*log(N)的规律，而通常要将DDS产生的频率变到W波段需要经过32次以上倍频，根据公式可知杂散和相噪最少恶化30dB。以目前普遍采用的DDS型号：AD9915为列,虽然其窄带(＜500KHz)杂散抑制可以达到95dBC以上，但是其宽带(＞500KHz)杂散抑制却只有70dBC(见图1)，当频率变换至W波段后信号的宽带杂散将在40dBC以内，十分影响信号质量。

技术实现思路

[0004]为解决上述问题，本专利技术提供一种W波段频综模块的频率变换方法,其能够减小DDS频率源产生的宽带杂散，实现W波段频率的杂散减小。
[0005]为实现上述目的，本专利技术采用的技术方案是：
[0006]一种W波段频综模块，包含：恒温晶振、锁相环PLL1、锁相环PLL2、DDS单元、第一射频信号生成单元、第二射频信号生成单元、第一混频器和8倍频器；
[0007]所述恒温晶振与所述锁相环PLL1、锁相环PLL2连接，所述锁相环PLL1依序通过所述DDS单元、第一射频信号生成单元、第二射频信号生成单元、第一混频器与所述8倍频器连接，所述锁相环PLL2与所述第一混频器连接；
[0008]所述第一射频信号生成单元与所述第二射频信号生成单元的结构相同，所述第一射频信号生成单元包括二功分器、第二混频器和带通滤波器，所述二功分器的一输出端通过放大器与第二混频器的本振端口连接，所述二功分器的另一输出端与第二混频器的中频端口连接，混频器的输出端与带通滤波器连接。
[0009]进一步，所述恒温晶振通过二功分器与所述锁相环PLL1、锁相环PLL2连接。
[0010]进一步，所述锁相环PLL1依序通过放大器与所述DDS单元连接，所述DDS单元通过带通滤波器与所述第一射频信号生成单元连接。
[0011]进一步，锁相环PLL1输出的频率为3.5GHz，DDS单元输出的中频信号的频率范围为425MHz～550MHz。
[0012]进一步，其特征在于，所述恒温晶振输出的时钟参考信号的频率为100MHz。
[0013]本专利技术还提供一种W波段频综系统，所述W波段频综系统包括如以上所述的W波段频综模块。
[0014]本专利技术还提供一种W波段频综模块的频率变换方法，所述W波段频综模块的频率变换方法应用于如以上所述的W波段频综模块。
[0015]进一步，所述频率变换方法包括以下步骤：
[0016]通过二功分器将恒温晶振提供的100MHz时钟参考信号分成两路，分别送给锁相环PLL1和锁相环PLL2；锁相环PLL1产生的信号经过放大器放大后给DDS做参考信号，DDS产生中频信号IF1；
[0017]通过二功分器将所述中频信号IF1分配成两路，其中一路经过放大器后提供给混频器本振端作本振信号LO1，另一路经过幅度衰减后提供给第二混频器中频端口作中频信号IF2，通过第二混频器将本振信号LO1与中频信号IF2合成混频信号，通过带通滤波器选取混频信号的混频上边带信号RF1；
[0018]所述混频上边带信号RF1经过所述第二射频信号生成单元后在第一混频器中与锁相环PLL2产生的本振信号LO_T1经过一次混频后再依序通过下边带带通滤波器、8倍频器后即可得到32倍频的射频信号。
[0019]本专利技术的有益效果在于：
[0020]本专利技术包含：恒温晶振、锁相环PLL1、锁相环PLL2、DDS单元、第一射频信号生成单元、第二射频信号生成单元、第一混频器和8倍频器；所述恒温晶振与所述锁相环PLL1、锁相环PLL2连接，所述锁相环PLL1依序通过所述DDS单元、第一射频信号生成单元、第二射频信号生成单元、第一混频器与所述8倍频器连接，所述锁相环PLL2与所述第一混频器连接；所述第一射频信号生成单元与所述第二射频信号生成单元的结构相同，所述第一射频信号生成单元包括二功分器、第二混频器和带通滤波器，所述二功分器的一输出端通过放大器与第二混频器的本振端口连接，所述二功分器的另一输出端与第二混频器的中频端口连接，混频器的输出端与带通滤波器连接。本专利技术能够减小DDS频率源产生的宽带杂散，实现W波段频率的杂散减小。
附图说明
[0021]图1是常用DDS的杂散分布图。
[0022]图2是本专利技术的原理框图。
[0023]图3是本专利技术中频率变换引起的相位噪声变化情况的截图。
[0024]图4是本专利技术中频率变换引起的近端杂散变化情况的截图。
[0025]图5是本专利技术中频率变换引起的远端杂散变化情况的截图。
具体实施方式
[0026]请参阅图2所示，本专利技术关于一种W波段频综模块的频率变换方法、W波段频综模块和系统。
[0027]所述W波段频综模块包含：恒温晶振、锁相环PLL1、锁相环PLL2、DDS单元、第一射频信号生成单元、第二射频信号生成单元、第一混频器和8倍频器；所述恒温晶振与所述锁相环PLL1、锁相环PLL2连接，所述锁相环PLL1依序通过所述DDS单元、第一射频信号生成单元、
第二射频信号生成单元、第一混频器与所述8倍频器连接，所述锁相环PLL2与所述第一混频器连接；所述第一射频信号生成单元与所述第二射频信号生成单元的结构相同，所述第一射频信号生成单元包括二功分器、第二混频器和带通滤波器，所述二功分器的一输出端通过放大器与第二混频器的本振端口连接，所述二功分器的另一输出端与第二混频器的中频端口连接，混频器的输出端与带通滤波器连接。
[0028]进一步地，所述恒温晶振通过二功分器与所述锁相环PLL1、锁相环PLL2连接。进一步地，所述锁相环PLL1依序通过放大器与所述DDS单元连接，所述DDS单元通过带通滤波器与所述第一射频信号生成单元连接。进一步地，锁相环PLL1输出的频率为3.5GHz，DDS单元输出的中频信号的频率范围为425MHz～550MHz。进一步地，其特征在于，所述恒温晶振输出的时钟参考信号的频率为100MHz。
[0029]本专利技术用于解决W波段中频综单元产生的杂散过大的问题。本专利技术通过以下技术方案予以实现：如图2所示，本方本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种W波段频综模块，其特征在于，包含：恒温晶振、锁相环PLL1、锁相环PLL2、DDS单元、第一射频信号生成单元、第二射频信号生成单元、第一混频器和8倍频器；所述恒温晶振与所述锁相环PLL1、锁相环PLL2连接，所述锁相环PLL1依序通过所述DDS单元、第一射频信号生成单元、第二射频信号生成单元、第一混频器与所述8倍频器连接，所述锁相环PLL2与所述第一混频器连接；所述第一射频信号生成单元与所述第二射频信号生成单元的结构相同，所述第一射频信号生成单元包括二功分器、第二混频器和带通滤波器，所述二功分器的一输出端通过放大器与第二混频器的本振端口连接，所述二功分器的另一输出端与第二混频器的中频端口连接，混频器的输出端与带通滤波器连接。2.根据权利要求1所述的W波段频综模块，其特征在于，所述恒温晶振通过二功分器与所述锁相环PLL1、锁相环PLL2连接。3.根据权利要求1所述的W波段频综模块，其特征在于，所述锁相环PLL1依序通过放大器与所述DDS单元连接，所述DDS单元通过带通滤波器与所述第一射频信号生成单元连接。4.根据权利要求1所述的W波段频综模块，其特征在于，锁相环PLL1输出的频率为3.5GHz，DDS单元输出的中频信号的频率范围为425MHz～550MHz。5.根据权利要求1所述的W波段频综模...

【专利技术属性】
技术研发人员：魏强，
申请(专利权)人：广州辰创科技发展有限公司，
类型：发明
国别省市：