半导体结构及其测试结构制造技术

本发明专利技术提供了一种半导体结构及其测试结构，应用于半导体技术领域。具体的，本发明专利技术提供的测试结构其通过提出利用类似于脊柱叠层形状的设计的方式，在第N顶层金属线层的下面依次形成由层间介质层所隔离的多个不同的金属线层，从而实现节省后端可靠性测试结构在晶圆上的摆放面积的同时，达到无论最终晶圆上形成有多少层金属线层均可以利用本发明专利技术所提供的测试结构进行半导体器件的后端工艺的电子迁移测试和/或可靠性相关测试的目的。并且，本发明专利技术所提供的测试结构还可以实现提高晶圆上形成的半导体器件的测试结构的绘制效率和管理效率的目的。效率的目的。效率的目的。

【技术实现步骤摘要】
半导体结构及其测试结构


[0001]本专利技术涉及半导体
，特别涉及一种半导体结构及其测试结构。

技术介绍

[0002]随着现代科技的不断发展，人类生活日趋智能化，这也使得芯片种类越发丰富，芯片制作工艺同时也越发复杂，而芯片制造厂为了满足客户的需求，在进行工艺平台开发时同样需要考虑这种多样性，这就对平台的可靠性测试提出了需求。具体的，在半导体测试中，金属电迁移失效(Electron
‑
Migration，EM)是影响半导体器件可靠性性能的主要因素之一。其中，所述金属电迁移失效指的是：在器件工作时，金属互连线内有一定电流通过并产生电场，在所述电场的作用下，金属离子会沿着导体产生质量的输运，形成金属离子的迁移，金属离子的迁移容易在金属互连线的局部区域产生空洞。当所述空洞达到一定程度时，金属互连线的电阻大大增加，容易导致半导体器件的性能退化或失效。
[0003]目前，在正常情况中，工艺平台的后段可靠性测试结构是需要满足所有客户可能选择的工艺金属层数，因此，需要针对形成于不同的金属层，设计不同的测试图形或测试结构，那么在本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的测试结构，位于晶圆切割道内，其特征在于，适用于检测半导体器件的后端工艺，所述测试结构包括：第一测试单元组，包括多层金属线层，所述多层金属线层包括自下而上依次设置的第一金属线层至第N
‑
1次顶层金属线层以及第N顶层金属线层，所述第N顶层金属线层包括两个彼此隔离且平行排布的金属线；其中，所述第一金属线层至第N
‑
1次顶层金属线层的投影在水平面内交叠，所述多层金属线层中的相邻金属线层之间均形成有层间介质层，且所述第N顶层金属线层与第N
‑
1次顶层金属线层之间的层间介质层中还形成有两个导电插塞，以将所述第N
‑
1次顶层金属线层的两端分别与一所述第N顶层金属线层中的金属线电性连接。2.如权利要求1所述的半导体结构的测试结构，其特征在于，在所述第N
‑
1次顶层金属线层与一导电插塞之间还形成有构成MIM电容的上极板金属层和电介质层，以将所述第一测试单元组转变成第二测试单元组，其中，所述第N
‑
1次顶层金属线层作为MIM电容的下极板。3.如权利要求2所述的半导体结构的测试结构，其特征在于，所述测试结构还包括：第一测试焊盘和第二测试焊盘，通过形成于所述第N顶层金属线层中的两个金属线上，分别与所述第N顶层金属线层电性连接。4.如权利要求3所述的半导体结构的测试结构，其特征在于，所述第N顶层金属...

【专利技术属性】
技术研发人员：杨水梅，陈泽，
申请(专利权)人：粤芯半导体技术股份有限公司，
类型：发明
国别省市：