半导体结构及其制备方法技术

本发明专利技术提供了一种半导体结构及其制备方法，其中，所述半导体结构的制备方法包括以下步骤：提供一半导体衬底；在所述半导体衬底的表面上形成硬掩膜层，并对所述硬掩膜层进行光刻和刻蚀工艺，以定义出改性区域，并裸露出所述改性区域的所述半导体衬底的表面；通过F离子注入实现对所述改性区域的所述半导体衬底的表面改性，形成富F表面；除去所述硬掩膜层；在所述半导体衬底的表面上选择性生长岛状硬掩膜结构。本发明专利技术的半导体结构的制备方法的成本低，且制备得到的岛状硬掩膜结构更加致密，可以避免半导体结构出现局部缺陷。可以避免半导体结构出现局部缺陷。可以避免半导体结构出现局部缺陷。

【技术实现步骤摘要】
半导体结构及其制备方法


[0001]本专利技术涉及半导体集成电路
，特别涉及一种半导体结构及其制备方法。

技术介绍

[0002]在先进半导体集成电路工艺技术中，根据电路设计上的要求，M0AA(Metal0 Active Area，有源区的零层金属)被分割成不同线宽尺寸的金属线，再通过引线连通下一层金属层。由于光刻工艺极限的限制，通过单次曝光加单次刻蚀的方法无法得到所需线宽尺寸的图形。
[0003]参阅图1，目前工艺集成上引入一道M0C(Metal0 Cut，零层金属切割)02的岛状结构，作为后续M0AA 01图形化的硬掩膜，通过一步刻蚀来形成多种线宽尺寸的金属线。对M0C材料的要求是：第一，对SiO2、Si3N4等常见介质有较好的刻蚀选择比；第二，有简易的方法可形成不同设计尺寸的岛状结构。现有的M0C 02岛状结构的材质一般选择为非晶硅薄膜，但是目前M0C 02岛状结构需要通过多次曝光加多次刻蚀的方法获取，需要堆叠多倍层数的非晶硅薄膜，这会造成薄膜应力失配，杂质颗粒引入以及制造成本过高等诸多问题。如果通过多次曝光和单次刻蚀的方法获取M0C岛状结构，现有方法形成的M0C岛状结构不够致密，会造成M0C岛状结构的局部缺陷。而M0C 02的图形拐角0201是容易出现缺陷的区域。

技术实现思路

[0004]本专利技术的目的在于提供一种半导体结构及其制备方法，以降低半导体结构的制造成本以及提高岛状硬掩膜结构的致密度。
[0005]为了实现上述目的以及其他相关目的，本专利技术提供一种半导体结构的制备方法，包括以下步骤：
[0006]提供一半导体衬底；
[0007]在所述半导体衬底的表面上形成硬掩膜层，并对所述硬掩膜层进行光刻和刻蚀工艺，以定义出改性区域，并裸露出所述改性区域的所述半导体衬底的表面；
[0008]通过F离子注入实现对所述改性区域的所述半导体衬底的表面改性，形成富F表面；
[0009]除去所述硬掩膜层；
[0010]在所述半导体衬底的表面上选择性生长岛状硬掩膜结构。
[0011]可选的，在所述的半导体结构的制备方法中，所述岛状硬掩膜结构的材质包括氧化钛。
[0012]可选的，在所述的半导体结构的制备方法中，所述改性区域的宽度为
[0013]可选的，在所述的半导体结构的制备方法中，所述硬掩膜层包括旋涂碳层，且所述旋涂碳层的厚度为
[0014]可选的，在所述的半导体结构的制备方法中，所述硬掩膜层的除去工艺包括湿法
工艺。
[0015]可选的，在所述的半导体结构的制备方法中，在所述半导体衬底的表面上选择性生长岛状硬掩膜结构，还包括：采用湿法工艺去除所述半导体衬底的表面上的杂质和副产物。
[0016]可选的，在所述的半导体结构的制备方法中，在所述半导体衬底的表面上选择性生长岛状硬掩膜结构的工艺包括CVD工艺，且所述CVD工艺中的反应前躯体包括：TiCl4和O2。
[0017]可选的，在所述的半导体结构的制备方法中，所述半导体衬底包括器件层、位于所述器件层上的介质层以及位于所述介质层上的注入基底层。
[0018]可选的，在所述的半导体结构的制备方法中，所述注入基底层的材质包括SiO2。
[0019]为了实现上述目的以及其他相关目的，本专利技术还提供了一种半导体结构，包括半导体衬底以及位于所述半导体衬底上的岛状硬掩膜结构，所述半导体衬底具有改性区域，且改性区域的所述半导体衬底的表面为富F表面，所述岛状硬掩膜结构位于所述富F表面上。
[0020]与现有技术相比，本专利技术的技术方案具有以下有益效果：
[0021]本专利技术提供的半导体结构的制备方法利用F离子注入促进岛状硬掩膜结构选择性生长来形成半导体结构，制造成本低，而且形成的所述岛状硬掩膜结构更加致密，可以有效避免半导体结构出现局部缺陷。
附图说明
[0022]图1是一种中段M0AA和M0C的版图设计示意图；
[0023]图2至图7是本专利技术一实施例的半导体结构的制备方法的各步骤的结构示意图；
[0024]其中，图1中：
[0025]01
‑
M0AA，02
‑
M0C，0201
‑
M0C的图形拐角；
[0026]图2至图7中：
[0027]10
‑
器件层，20
‑
介质层，30
‑
注入基底层，301
‑
富F表面，40
‑
硬掩膜层，50
‑
线槽，60
‑
岛状硬掩膜结构，70
‑
杂质。
具体实施方式
[0028]以下结合附图和具体实施例对本专利技术提出的半导体结构及其制备方法作进一步详细说明。根据下面说明书，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。
[0029]为了降低半导体结构的制造成本以及提高岛状硬掩膜结构的致密度，本专利技术提供了一种半导体结构的制备方法，包括以下步骤：
[0030]步骤S1：提供一半导体衬底；
[0031]步骤S2：在所述半导体衬底上形成硬掩膜层，并对所述硬掩膜层进行光刻和刻蚀工艺，以定义出改性区域，并裸露出所述改性区域的所述半导体衬底的表面；
[0032]步骤S3：通过F离子注入实现对所述改性区域的所述半导体衬底的表面改性，形成富F表面；
[0033]步骤S4：除去所述硬掩膜层；
[0034]步骤S5：在所述半导体衬底的表面上选择性生长岛状硬掩膜结构。
[0035]参阅图2，在步骤S1中，所述半导体衬底为半导体中段互连衬底，可以包括底部的器件(device)层10、位于所述器件层10上的介质层20以及位于所述介质层20上的注入基底层30。
[0036]所述底部的器件层10可以包括基底、位于基底中的源漏极、位于基底上的栅极氧化层、栅极结构以及栅极结构两侧的侧墙。所述基底的材质可以为单晶硅、多晶硅、无定形硅、硅锗化合物或绝缘体上硅(SOI)中的一种，在基底中可以形成掺杂区，例如P阱和/或N阱等，当然，所述基底中还形成有隔离结构，用以通过隔离结构进行隔离，较佳的隔离结构为浅线槽隔离(STI)。由于本专利技术的重点为半导体衬底的改性和岛状硬掩膜结构的形成，因此对于其它公知的部分不作详细描述，但是本领域技术人员应是知晓的。
[0037]所述介质层20的形成工艺优选为CVD(化学气相沉积)工艺，但不限于此，例如还可以为PVD(Physical Vapor Deposition，物理气相沉积)工艺。所述介质层20优选为多层薄膜结构，具体可根据工艺需求进行设定。例如，所述介质层20可以包括用于M0AA图形化的硬掩膜薄膜层，还可以包括降低电容的低介电常数薄膜层以及一些中段做器件隔断的结构层。由于所述介质层20为现有结构，在此不做详细赘述。
[0本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的制备方法，其特征在于，包括以下步骤：提供一半导体衬底；在所述半导体衬底的表面上形成硬掩膜层，并对所述硬掩膜层进行光刻和刻蚀工艺，以定义出改性区域，并裸露出所述改性区域的所述半导体衬底的表面；通过F离子注入实现对所述改性区域的所述半导体衬底的表面改性，形成富F表面；去除所述硬掩膜层；在所述半导体衬底的表面上选择性生长岛状硬掩膜结构。2.如权利要求1所述的半导体结构的制备方法，其特征在于，所述岛状硬掩膜结构的材质包括氧化钛。3.如权利要求1所述的半导体结构的制备方法，其特征在于，所述改性区域的宽度为4.如权利要求1所述的半导体结构的制备方法，其特征在于，所述硬掩膜层包括旋涂碳层，且所述旋涂碳层的厚度为5.如权利要求1所述的半导体结构的制备方法，其特征在于，所述硬掩膜层的除去工艺包括湿法工艺。6.如权利要求1所述的半导体结构的制备方...

【专利技术属性】
技术研发人员：林威豪，
申请(专利权)人：上海集成电路研发中心有限公司，
类型：发明
国别省市：