高可靠性沟槽型SiC功率半导体器件及制备方法技术

本发明专利技术涉及一种高可靠性沟槽型SiC功率半导体器件及制备方法。在所述SiC功率半导体器件的截面上，对沟槽型元胞，包括位于第一导电类型外延层内的元胞沟槽、分布于所述元胞沟槽两侧的第二导电类型屏蔽区以及用于包裹所述第二导电类型屏蔽区内侧的第一导电类型载流子存储区，其中，第一导电类型载流子存储区以及第二导电类型屏蔽区均呈阶梯式分布状态；第一导电类型载流子存储区以及第二导电类型屏蔽区相应的底部均位于元胞沟槽槽底的下方；元胞沟槽两侧的第一导电类型载流子存储区与第一导电类型外延层接触，并通过第一导电类型外延层间隔。本发明专利技术能有效降低栅极氧化层处的最大电场，同时保证功率半导体器件具有较小的导通电阻。通电阻。通电阻。

【技术实现步骤摘要】
高可靠性沟槽型SiC功率半导体器件及制备方法


[0001]本专利技术涉及一种功率半导体器件及制备方法，尤其是一种高可靠性沟槽型SiC功率半导体器件及制备方法。

技术介绍

[0002]SiC作为第三代半导体材料，具有大禁带宽度、高击穿电场、高热导率和高载流子饱以及漂移速率等特性。基于SiC材料的这些特性，决定了SiC功率半导体器件在高温高压高频以及高辐照领域具有很大的潜力，在SiC功率半导体其中，SiC MOSFET受到了较高的关注度，由于SiC的加持，使其耐压能够与Si IGBT相当，逐渐占领市场。
[0003]为了实现低功率损耗、高耐压以及高可靠性的目标，MOSFET器件需要向低导通电阻、高沟道载流子迁移率方向发展，沟槽结构的出现消除了JFET区，将水平的沟道转变为垂直的沟道，可以有效减小元胞的尺寸，并且可减小比导通电阻。
[0004]SiC MOSFET器件的沟槽栅结构是将外延层进行刻蚀，并在刻蚀的沟槽中淀积多晶硅栅，相比于传统的平面型结构，栅氧位置处更容易接触到由漏极向上的高电场，从而导致栅氧击穿，因此，栅氧的可靠性与器件整体可靠性紧密相关。为了提高栅氧的可靠性，目前较为常见的方法是在栅氧下方加入高掺杂浓度的屏蔽区，以此来屏蔽电场，并达到降低栅氧处的最大电场强度的目的。
[0005]此外，在SiC功率半导体器件制备时，对外延层，一般采用至少两次生长工艺方式生成最终的外延层，从实际生产的角度看，这种外延层的生长方式无法保证两次外延层的生长是完全一致的，会对功率半导体整体的性能产生一定的影响。
[0006]在利用屏蔽区进行电场屏蔽时，理论上距离漏极越近时，则会对电场产生较好的调制效果，但目前的屏蔽区只有一级结构，没有充分下探屏蔽区和载流子存储区，无法实现屏蔽电场效果的最大化。此外，屏蔽区和载流子存储区整体地厚度较大，JFET效应增强且缩小了电子能够扩散的范围，会导致功率半导体器件的导通电阻变大，会增大导通损耗，难以满足目前对功率半导体器件的使用需求。

技术实现思路

[0007]本专利技术的目的是克服现有技术中存在的不足，提供一种高可靠性沟槽型SiC功率半导体器件及制备方法，其能有效降低栅极氧化层处的最大电场，同时保证功率半导体器件具有较小的导通电阻。
[0008]按照本专利技术提供的技术方案，所述高可靠性沟槽型SiC功率半导体器件，包括具有第一导电类型外延层的SiC基板以及制备于所述SiC基板中心区的有源区，所述有源区包括若干并列分布的沟槽型元胞，
[0009]在所述SiC功率半导体器件的截面上，对沟槽型元胞，包括位于第一导电类型外延层内的元胞沟槽、分布于所述元胞沟槽两侧的第二导电类型屏蔽区以及用于包裹所述第二导电类型屏蔽区内侧的第一导电类型载流子存储区，其中，
[0010]第一导电类型载流子存储区以及第二导电类型屏蔽区均呈阶梯式分布状态；
[0011]第一导电类型载流子存储区以及第二导电类型屏蔽区相应的底部均位于元胞沟槽槽底的下方；
[0012]元胞沟槽两侧的第一导电类型载流子存储区与第一导电类型外延层接触，并通过第一导电类型外延层间隔。
[0013]对第二导电类型屏蔽区，至少包括两个屏蔽台阶区，其中，
[0014]所述屏蔽台阶区包括台阶平面区以及呈倾斜分布的台阶倾斜区，台阶倾斜区的第一倾斜端与所在屏蔽台阶区的台阶平面区接触；
[0015]沿第二导电类型屏蔽区的底部指向所述第二导电类型屏蔽区上部的方向上，第二导电类型屏蔽区内的台阶平面区逐渐向元胞沟槽的槽口靠近；
[0016]对两个相邻的屏蔽台阶区，位于下方台阶倾斜区的第二倾斜端与位于上方屏蔽台阶区的台阶平面区连接；
[0017]对任一台阶倾斜区，沿所述台阶倾斜区的倾斜方向上，所述台阶倾斜区的第二倾斜端邻近元胞沟槽的槽口。
[0018]对任一台阶倾斜区，所述台阶倾斜区与竖向轴的夹角为2
°
～10
°
，其中，
[0019]所述竖向轴的方向与沿元胞沟槽的槽底指向所述元胞沟槽槽口的方向相一致。
[0020]第一导电类型载流子存储区的上端部以及第二导电类型屏蔽区的上端部均与第二导电类型基区接触，其中，
[0021]第二导电类型基区横贯有源区，第二导电类型基区与元胞沟槽的外壁接触，且元胞沟槽的槽底位于第二导电类型基区的下方，元胞沟槽的外壁还与第一导电类型源区接触；
[0022]第二导电类型基区、第一导电类型源区以及第二导电类型屏蔽区均与正面电极金属欧姆接触；
[0023]正面电极金属与第二导电类型屏蔽区欧姆接触时，正面电极金属伸入第一导电类型外延层内，且正面电极金属伸入第一导电类型外延层内的底部位于元胞沟槽槽底的下方。
[0024]沿第二导电类型屏蔽区的底部指向所述第二导电类型屏蔽区的上端部方向上，元胞沟槽两侧第二导电类型屏蔽区间的间距逐渐变小。
[0025]在元胞沟槽内填充有栅极导电多晶硅，所述栅极导电多晶硅通过覆盖元胞沟槽内壁的栅极氧化层与所在元胞沟槽的内壁绝缘隔离；
[0026]栅极导电多晶硅通过覆盖所在元胞沟槽槽口的绝缘介质层与正面电极金属绝缘隔离。
[0027]一种高可靠性沟槽型SiC功率半导体器件的制备方法，用于制备上述所述的SiC功率半导体器件，所述制备方法包括：
[0028]提供SiC基板，所述SiC基板包括第一导电类型外延层；
[0029]对上述第一导电类型外延层选择性地掩蔽和刻蚀，以形成位于第一导电类型外延层内的屏蔽区沟槽，且所述屏蔽区沟槽的一侧壁呈阶梯状；
[0030]进行第一导电类型杂质离子注入，以在屏蔽区沟槽呈阶梯状的侧壁区域形成第一导电类型注入区；
[0031]进行第二导电类型杂质离子注入，以在屏蔽区沟槽呈阶梯状的侧壁区域形成第二导电类型屏蔽区以及用于包裹所述第二导电类型屏蔽区内侧的第一导电类型载流子存储区，相邻的第一导电类型载流子存储区由第一导电类型外延层间隔；
[0032]制备元胞沟槽结构，其中，元胞沟槽结构包括元胞沟槽，元胞沟槽位于两屏蔽区沟槽之间，以使得第一导电类型载流子存储区以及第二导电类型屏蔽区分布于元胞沟槽的两侧，且第一导电类型载流子存储区以及第二导电类型屏蔽区相应的底部均位于元胞沟槽槽底的下方。
[0033]对第一导电类型外延层进行至少两次的选择性地掩蔽和刻蚀，以在刻蚀后形成侧壁呈阶梯状的屏蔽区沟槽；
[0034]屏蔽区沟槽在第一导电类型外延层内的深度大于元胞沟槽在第一导电类型外延层内的深度。
[0035]对第一导电类型外延层选择性地掩蔽和刻蚀前，在第一导电类型外延层内依次制备第二导电类型基区以及位于所述第二导电类型基区内的第一导电类型源区；
[0036]第二导电类型基区横贯有源区，第二导电类型基区与元胞沟槽的外壁接触，且元胞沟槽的槽底位于第二导电类型基区的下方，元胞沟槽的外壁还与第一导电类型源区接触；
[0037]进行第一导电类型杂质离子以及第二导电类型本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高可靠性沟槽型SiC功率半导体器件，包括具有第一导电类型外延层的SiC基板以及制备于所述SiC基板中心区的有源区，所述有源区包括若干并列分布的沟槽型元胞，其特征是，在所述SiC功率半导体器件的截面上，对沟槽型元胞，包括位于第一导电类型外延层内的元胞沟槽、分布于所述元胞沟槽两侧的第二导电类型屏蔽区以及用于包裹所述第二导电类型屏蔽区内侧的第一导电类型载流子存储区，其中，第一导电类型载流子存储区以及第二导电类型屏蔽区均呈阶梯式分布状态；第一导电类型载流子存储区以及第二导电类型屏蔽区相应的底部均位于元胞沟槽槽底的下方；元胞沟槽两侧的第一导电类型载流子存储区与第一导电类型外延层接触，并通过第一导电类型外延层间隔。2.根据权利要求1所述的高可靠性沟槽型SiC功率半导体器件，其特征是，对第二导电类型屏蔽区，至少包括两个屏蔽台阶区，其中，所述屏蔽台阶区包括台阶平面区以及呈倾斜分布的台阶倾斜区，台阶倾斜区的第一倾斜端与所在屏蔽台阶区的台阶平面区接触；沿第二导电类型屏蔽区的底部指向所述第二导电类型屏蔽区上部的方向上，第二导电类型屏蔽区内的台阶平面区逐渐向元胞沟槽的槽口靠近；对两个相邻的屏蔽台阶区，位于下方台阶倾斜区的第二倾斜端与位于上方屏蔽台阶区的台阶平面区连接；对任一台阶倾斜区，沿所述台阶倾斜区的倾斜方向上，所述台阶倾斜区的第二倾斜端邻近元胞沟槽的槽口。3.根据权利要求2所述的高可靠性沟槽型SiC功率半导体器件，其特征是，对任一台阶倾斜区，所述台阶倾斜区与竖向轴的夹角为2
°
～10
°
，其中，所述竖向轴的方向与沿元胞沟槽的槽底指向所述元胞沟槽槽口的方向相一致。4.根据权利要求1至3任一项所述的高可靠性沟槽型SiC功率半导体器件，其特征是，第一导电类型载流子存储区的上端部以及第二导电类型屏蔽区的上端部均与第二导电类型基区接触，其中，第二导电类型基区横贯有源区，第二导电类型基区与元胞沟槽的外壁接触，且元胞沟槽的槽底位于第二导电类型基区的下方，元胞沟槽的外壁还与第一导电类型源区接触；第二导电类型基区、第一导电类型源区以及第二导电类型屏蔽区均与正面电极金属欧姆接触；正面电极金属与第二导电类型屏蔽区欧姆接触时，正面电极金属伸入第一导电类型外延层内，且正面电极金属伸入第一导电类型外延层内的底部位于元胞沟槽槽底的下方。5.根据权利要求4所述的高可靠性沟槽型SiC功率半导体器件，其特征是，沿第二导电类型屏蔽区的底部指向所述第二导电类型屏蔽区的上端部方向上，元胞沟槽两侧第二导电类型屏蔽区间的间距逐渐变小...

【专利技术属性】
技术研发人员：卞玉洋，苏江，陈宝川，邓小社，朱阳军，
申请(专利权)人：江苏芯长征微电子集团股份有限公司，
类型：发明
国别省市：