一种差分输入ADC的静态性能测试装置及方法制造方法及图纸

本发明专利技术公开了一种差分输入ADC的静态性能测试装置及方法，包括：主控模块、信号产生模块和待测模块；其中主控模块包括第一控制器、第二控制器和第三控制器；信号产生模块包括第一DAC、第二DAC；待测模块包括第一DUT、第二DUT、第三DUT和第四DUT，且每个DUT内部均集成有ADC；第一和第二DAC的输出端均同步产生多路阶梯波，且第一和第二DAC单独同步产生的多路阶梯波完全相同，但是第一DAC产生的阶梯波与第二DAC产生的阶梯波互相不同。本发明专利技术可同时测量多个DUT，也可同时测一个DUT的多个通道，且无须CPU参与和人工干预即可通过模拟测试对DUT进行有效控制，可根据测试需求更换DUT的目标板测试。标板测试。标板测试。

【技术实现步骤摘要】
一种差分输入ADC的静态性能测试装置及方法


[0001]本专利技术涉及一种ADC测试
，具体为一种差分输入ADC的静态性能测试装置及方法。

技术介绍

[0002]随着ADC（模拟数字转换器）应用越来越多，对于ADC性能指标要求也越来越高，因此应运而生了各种测试方案以及装备，ADC的性能指标可以说整个SOC（片上系统）芯片最核心、最关键性的指标之一，影响到整个装置的性能，这使得ADC性能测试变得尤为重要和关键，ADC的技术指标主要分为静态指标和动态指标。
[0003]传统的ADC静态参数的测量，可以提供台阶波，如果对于单电源以及单端输入的ADC而言，提供信号比较方便；但是对于差分输入的ADC并且对输入共模电压有要求的ADC而言，提供可变的台阶波信号，需要大量人工参与且效率极低，并且需要使用一些高精度的仪器设备。
[0004]现有技术已经不能满足现阶段人们的需求，基于现状，急需对现有技术进行改进。

技术实现思路

[0005]本专利技术的目的在于提供一种差分输入ADC的静态性能测试装置，以解决上述
技术介绍
中提出的问题。
[0006]一方面，本专利技术提供如下技术方案一种差分输入ADC的静态性能测试装置，包括：主控模块、信号产生模块、待测模块和PC（电脑）端；其中，所述主控模块包括：第一控制器、第二控制器和第三控制器。
[0007]所述信号产生模块包括：第一DAC（数字模拟转换器）、第二DAC。
[0008]所述待测模块包括：第一DUT（待测芯片）、第二DUT、第三DUT和第四DUT，且每个DUT内部均集成有ADC。
[0009]所述第一DAC、第二DAC的输出端均同步产生多路阶梯波，且所述第一DAC、第二DAC单独同步产生的多路阶梯波完全相同，但是，第一DAC产生的阶梯波与第二DAC产生的阶梯波互相不同，其中，第一DAC的其中任意一路阶梯波与第二DAC的其中任意一路阶梯波共同组成一组差分信号，并加载到DUT内部集成的ADC的差分信号采集输入端，且第一DAC与第二DAC能够实现同时测量被测DUT的数量为n种；其中，n表示第一DAC与第二DAC输出端的数量。
[0010]所述第一DUT、第二DUT、第三DUT和第四DUT均具有3路控制输出端和1路片选信号输出端，且第一DUT、第二DUT、第三DUT和第四DUT的3路控制输出端均加载到第一控制器的控制输入端，且第一DUT、第二DUT、第三DUT和第四DUT的1路片选信号输出端分别输出的4路片选信号均通过同步测试接口加载到第一控制器的片选控制端；第一控制器通过同步测试接口片选第一DUT、第二DUT、第三DUT和第四DUT，来控制不同DUT通信，去配置回读DUT内部的ADC的数据，同步采集第一DAC和第二DAC的输出信号，得到采样信号。
[0011]所述第一控制器的输出端输出同步触发信号分别加载到第二控制器和第三控制
器的控制端，且所述第二控制器的输出端产生控制信号加载到第一DAC的控制端，且所述第三控制器的输出端产生控制信号加载到第二DAC的控制端。
[0012]所述第一控制器分别通过多个UART（异步收发传输器）接口并联连接到上位机PC端，第一控制器通过DMA（直接内存访问）方式将数据从存储区域搬运至UART接口，并转发至PC端，可高效并行传输多路数据。
[0013]另一方面，本专利技术还提供如下技术方案一种差分输入ADC的静态性能测试方法，步骤包括：步骤S1：第一控制器通过同步测试接口对第一DUT、第二DUT、第三DUT和第四DUT内部的ADC进行初始化的配置。
[0014]步骤S2：第一控制器通过触发信号去控制第二控制器和第三控制器产生中断信号标志，第二控制器和第三控制器响应该中断信号后同时向第一DAC和第二DAC发送信号产生的指令，发送结束后第二控制器和第三控制器回馈给第一控制器，此时第一控制器通过片选信号选择不同的DUT对象，回读DUT内的ADC CODE（编码）值，回读后第一控制器将其存储在对应的存储区域，同时将数据回传到上位机PC端。
[0015]步骤S3：循环重复上述步骤，第二控制器和第三控制器会根据每次步骤控制第一DAC、第二DAC产生阶梯波信号，由于，第一DAC、第二DAC同步产生的阶梯波的电压值为
‑
VREF~+VREF范围的输入信号，所以最终差分输入信号采用
‑
VREF～+VREF的阶梯波，得到一组数据，最终做数据处理计算INL和DNL等静态参数。
[0016]本专利技术具有如下有益效果：本专利技术可同时测量多个DUT，也可同时测一个DUT的多个通道，并且无须CPU参与和人工干预即可通过模拟测试对DUT进行有效控制，可根据测试需求更换DUT的目标板测试；灵活，方便快捷配置不同的采样率，快速测量ADC模块的静态指标；还可以自校正ADC，并且同时测量VREF的温度系数。
附图说明
[0017]图1为本专利技术整体的电路示意图；图2为本专利技术第一控制器与PC端通信接口示意图。
实施方式
[0018]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0019]参考图1，一方面，本专利技术提供如下技术方案一种差分输入ADC的静态性能测试装置，包括：主控模块、信号产生模块、待测模块和PC端；其中，在本专利技术的实施例中，所述主控模块包括：第一控制器、第二控制器和第三控制器；在本专利技术的实施例中，所述信号产生模块包括：第一DAC和第二DAC；在本专利技术的实施例中，所述待测模块包括：第一DUT（待测芯片）、第二DUT、第三DUT
和第四DUT，且每个DUT内部均集成有ADC；在本专利技术的实施例中，所述第一DAC、第二DAC的输出端均同步产生多路阶梯波且所述第一DAC、第二DAC单独同步产生的阶梯波完全相同，但是，第一DAC产生的阶梯波与第二DAC产生的阶梯波互相不同，其中，第一DAC的其中任意一路阶梯波与第二DAC的其中任意一路阶梯波可以组成一组差分信号，并加载到DUT内部集成的ADC的差分信号采集输入端，且第一DAC与第二DAC输出的阶梯波能够实现同时测量被测DUT的数量为n种；其中，n表示第一DAC与第二DAC输出端的数量。
[0020]实施例1：作为本专利技术的可选实施例，在实施例中，例如：第一DAC、第二DAC均采用4路输出，并且所述第一DAC、第二DAC的输出端均同步产生4路阶梯波为：第一阶梯波、第二阶梯波、第三阶梯波和第四阶梯波，从而，第一DAC产生的4路阶梯波：第一阶梯波、第二阶梯波、第三阶梯波和第四阶梯波完全相同，第二DAC产生的4路阶梯波：第一阶梯波、第二阶梯波、第三阶梯波和第四阶梯波也完全相同，但是第一DAC产生的第一阶梯波与第二DAC产生的任意一种阶梯波都不同，同样的，第一DAC产生的第二阶梯波、第三阶梯波和本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种差分输入ADC的静态性能测试装置，其特征在于，包括：主控模块、信号产生模块、待测模块和PC端；其中，所述主控模块包括：第一控制器、第二控制器和第三控制器；所述信号产生模块包括：第一DAC和第二DAC；所述待测模块包括：第一DUT、第二DUT、第三DUT和第四DUT，且每个DUT内部均集成有ADC；其中，所述第一DAC、第二DAC单独同步产生的多路阶梯波完全相同，且第一DAC产生的阶梯波与第二DAC产生的阶梯波互相不同；所述第一DAC产生的任意一路阶梯波与所述第二DAC产生的任意一路阶梯波组成一组差分信号，并加载到ADC的差分信号采集输入端；所述第一DUT、第二DUT、第三DUT和第四DUT均具有3路控制输出端和1路片选信号输出端，其中，所述3路控制输出端均加载到所述第一控制器的控制输入端；且所述1路片选信号输出端输出片选信号，且通过同步测试接口加载到所述第一控制器的片选控制端；所述第一控制器的输出端输出同步触发信号，且分别加载到所述第二控制器和所述第三控制器的控制端，且所述第二控制器的输出端产生控制信号加载到所述第一DAC的控制端，且所述第三控制器的输出端产生控制信号加载到所述第二DAC的控制端，所述第一控制器输出的同步触发信号同步触发控制第二控制器和第三控制器；所述第一控制器分别通过多个UART接口并联连接到上位机PC端。2.根据权利要求1所述的差分输入ADC的静态性能测试装置，其特征在于：所述第一DAC、第二DAC的输出端同步产生的阶梯波的数量相同。3.根据权利要求1所述的差分输入ADC的静态性能测试装置，其特征在于：所述第一DAC与第二DAC同时测量被测DUT的数量为n种；其中，所述n表示第一DAC、第二DAC输出端的数量。4.根据权利要求1所述的差分输入ADC的静态性能测试装置，其特征在于：所述第一控制器通过同步测试接口片选控制第一DUT、第二DUT、第三DUT和第四DUT：配置回读ADC的数据、同步采集所述第一DAC和所述第二DAC的输出信号。5.根据权利要求1所述的差分输入ADC的静态性能测试装置，其特征在于：所述第二控制器和第三控制器同时触发中断，且同步产生控制信号，并通过所述控制信号分别控制第一DAC和和第二DAC。6.根据权利要求1所...

【专利技术属性】
技术研发人员：徐晨曦，潘明方，熊海峰，
申请(专利权)人：上海泰矽微电子有限公司，
类型：发明
国别省市：