一种可校准输出失调的折叠插值架构ADC预放大阵列电路制造技术

本发明专利技术提供了一种可校准输出失调的折叠插值架构ADC预放大阵列电路，该电路包括校准逻辑控制电路、基准参考电压DAC、校准电流舵DAC电路和预放大器阵列电路；预放大器阵列电路的每个放大器差分正输出端并联连接正输出端校准电阻、负输出端并联连接负输出端校准电阻；校准逻辑控制电路，用于生成基准电压信号V

【技术实现步骤摘要】
一种可校准输出失调的折叠插值架构ADC预放大阵列电路


[0001]本专利技术涉及一种可校准输出失调的折叠插值架构ADC预放大阵列电路，属于数模混合集成电路


技术介绍

[0002]随着数字处理技术的迅速发展，迫切需求更高速度、更高精度的ADC，折叠插值架构ADC继承了全并行ADC的高速特点，同时降低了电路中比较器的数目，成为设计超高速ADC的首选架构之一。由于折叠插值ADC为全开环结构，精度对工艺偏差极其敏感。同时在工艺尺寸缩减、电源电压降低的情况下，失配问题是电路设计的难点之一。因此需要引入校准技术对失调误差等非理想因素进行补偿，保证其高精度性能的实现。
[0003]预放大器作为折叠插值结构中第一级处理输入信号与参考电压的重要结构，其产生的过零点对应高位量化信息，折叠电路会使折叠信号的过零点合并并转移，通过后面的内插电路产生移相的折叠信号和可用于进行次级量化的过零点，后续各级的量化信息逐级降低。目前有使用连续时间自动归零技术，消除预放大器失调，该校准方式采用模拟域校准，在精度提升上有一定限制，适用于8位以下的ADC设计。

技术实现思路

[0004]本专利技术的技术解决问题是：克服现有技术的不足，提供一种可校准输出失调的折叠插值架构ADC预放大阵列电路，对预放大器的输出进行误差补偿，提高ADC的精度。
[0005]本专利技术的技术方案是：一种可校准输出失调的折叠插值架构ADC预放大阵列电路，该电路包括校准逻辑控制电路、基准参考电压DAC、校准电流舵DAC电路和预放大器阵列电路；
[0006]预放大器阵列电路用于产生基准过零点，初步实现对输入信号的粗量化过程，预放大器阵列电路的每个放大器差分正输出端并联连接正输出端校准电阻、负输出端并联连接负输出端校准电阻；
[0007]校准逻辑控制电路，用于生成基准电压信号V
c
<n:0>发送给基准参考电压DAC，并比较ADC内核的输出V
o
<n:0>和基准电压信号V
c
<n:0>之差，得到校准向量D<n:0>，轮流将校准向量D<n:0>转换为针对预放大器阵列电路中每个放大器的失调校准控制码Q0<n:0>
‑
Q
m
<n:0>；所述参考电压信号为当ADC输入为0V电压信号时所对应的ADC内核的期望输出信号，n+1为ADC的位数；
[0008]基准参考电压DAC将基准电压信号V
c
<n:0>转换为差分模拟信号，并输出至ADC的差分输入端；
[0009]校准逻辑控制电路的失调校准控制码Q0<n:0>
‑
Q
m
<n:0>连接校准电流舵DAC的输入端，校准电流舵DAC电路通过失调校准控制码控制MOS管的导通和关断，产生与校准向量相关的差分电流信号，该差分电流信号等比例镜像后注入到校准电阻上对预放大器的输出进行误差补偿。
[0010]优选地，所述预放大器阵列电路包括放大器preamp_0～preamp_m、负输出端电流镜CMN0
‑
CMNm、正输出端电流镜CMP0
‑
CMPm、负输出端校准电阻RON0
‑
RONm、正输出端校准电阻ROP0
‑
ROPm、环形平均负失调电阻RN0
‑
RNm和环形平均正失调电阻RP0
‑
RPm，环形平均负失调电阻RN0与环形平均正失调电阻RPm相连，环形平均正失调电阻RP0与环形平均负失调电阻RNm相连，形成环形电阻串；
[0011]模拟输入正端信号Vip连接放大器preamp_0
‑
preamp_m的正相输入端；
[0012]模拟输入负端信号Vin连接放大器preamp_0
‑
preamp_m的负相输入端；
[0013]第i个参考电压信号Vref<i>连接放大器preamp_i的差分比较正相输入端；
[0014]第m
‑
i个参考电压信号Vref<m
‑
i>放大器preamp_i的差分比较负相输入端；
[0015]负输出端电流镜CMNi连接负输出端校准电阻RONi，负输出端校准电阻RONi连接放大器preamp_i的差分负相输出端Von<i>；
[0016]正输出端电流镜CMPi连接正输出端校准电阻ROPi，正输出端校准电阻ROPi连接放大器preamp_i的差分负相输出端Von<i>；
[0017]校准控制电流Ip<i>和In<i>对预放大器preamp_i的输出进行校准，i＝0～m+1；
[0018]放大器preamp_i的差分负相输出端Von<i>连接在环形平均负失调电阻RNi和环形平均负失调电阻RNi+1之间；
[0019]放大器preamp_i的差分正相输出端Vop<i>连接在环形平均正失调电阻RPi和环形平均正失调电阻RP i+1之间。
[0020]优选地，所述校准逻辑控制电路包括计数器、译码器、寄存器电路、校准算法模块；其中:
[0021]计数器，输入端接复位信号Rst和时钟信号CP，复位信号Rst将计数器清零，在时钟上升沿，计数器对时钟进行计数，输出m1+1位计数值S<m1:0>；
[0022]校准算法模块，比较ADC内核的输出V
o
<n:0>和基准电压信号V
c
<n:0>之差，得到校准向量D<n:0>，将校准向量D<n:0>发送给寄存器电路；
[0023]译码器，将计数器输出的带权重的计数值S<m1:0>转化为(m+1)位无权重的数字码Z<m:0>，输出给寄存器电路；
[0024]寄存器电路，包括m+1个由n+1个寄存器组成的移位寄存器组，每个移位寄存器组的位宽为n+1,第j个移位寄存器组用数字码Z<m:0>的第j位Z<j>作为校准时钟信号，第j个移位寄存器组在校准时钟信号Z<j>的控制下将校准向量D<n:0>移位输出得到n+1位的失调校准控制码Q
...

【技术保护点】

【技术特征摘要】
1.一种可校准输出失调的折叠插值架构ADC预放大阵列电路，其特征在于包括校准逻辑控制电路、基准参考电压DAC、校准电流舵DAC电路和预放大器阵列电路；预放大器阵列电路用于产生基准过零点，初步实现对输入信号的粗量化过程，预放大器阵列电路的每个放大器差分正输出端并联连接正输出端校准电阻、负输出端并联连接负输出端校准电阻；校准逻辑控制电路，用于生成基准电压信号V
c
<n:0>发送给基准参考电压DAC，并比较ADC内核的输出V
o
<n:0>和基准电压信号V
c
<n:0>之差，得到校准向量D<n:0>，轮流将校准向量D<n:0>转换为针对预放大器阵列电路中每个放大器的失调校准控制码Q0<n:0>
‑
Q
m
<n:0>；所述参考电压信号为当ADC输入为0V电压信号时所对应的ADC内核的期望输出信号，n+1为ADC的位数；基准参考电压DAC将基准电压信号V
c
<n:0>转换为差分模拟信号，并输出至ADC的差分输入端；校准逻辑控制电路的失调校准控制码Q0<n:0>
‑
Q
m
<n:0>连接校准电流舵DAC的输入端，校准电流舵DAC电路通过失调校准控制码控制MOS管的导通和关断，产生与校准向量相关的差分电流信号，该差分电流信号等比例镜像后注入到校准电阻上对预放大器的输出进行误差补偿。2.根据权利要求1所述的一种可校准输出失调的折叠插值架构ADC预放大阵列电路，其特征在于所述预放大器阵列电路包括放大器preamp_0～preamp_m、负输出端电流镜CMN0
‑
CMNm、正输出端电流镜CMP0
‑
CMPm、负输出端校准电阻RON0
‑
RONm、正输出端校准电阻ROP0
‑
ROPm、环形平均负失调电阻RN0
‑
RNm和环形平均正失调电阻RP0
‑
RPm，环形平均负失调电阻RN0与环形平均正失调电阻RPm相连，环形平均正失调电阻RP0与环形平均负失调电阻RNm相连，形成环形电阻串；模拟输入正端信号Vip连接放大器preamp_0
‑
preamp_m的正相输入端；模拟输入负端信号Vin连接放大器preamp_0
‑
preamp_m的负相输入端；第i个参考电压信号Vref<i>连接放大器preamp_i的差分比较正相输入端；第m
‑
i个参考电压信号Vref<m
‑
i>放大器preamp_i的差分比较负相输入端；负输出端电流镜CMNi连接负输出端校准电阻RONi，负输出端校准电阻RONi连接放大器preamp_i的差分负相输出端Von<i>；正输出端电流镜CMPi连接正输出端校准电阻ROPi，正输出端校准电阻ROPi连接放大器preamp_i的差分负相输出端Von<i>；校准控制电流Ip<i>和In<i>对预放大器preamp_i的输出进行校准，i＝0～m+1；放大器preamp_i的差分负相输出端Von<i>连接在环形平均负失调电阻R...

【专利技术属性】
技术研发人员：李熙泽，初飞，王宗民，张铁良，杨松，董海，杨龙，邴兆航，薛培帆，霍淼，
申请(专利权)人：北京微电子技术研究所，
类型：发明
国别省市：