TIADC采样时间失配误差提取及校准方法、校准装置制造方法及图纸

本发明专利技术涉及高速模数转换技术领域，具体涉及针对TIADC采样时间失配误差提取及校准方法、使用了该种失配误差提取及校准方法的校准装置。本发明专利技术可以精确快速的提取TIADC系统中由于各种原因导致的采样时间失配数据，从而显著的提高TIADC的SNDR、SFDR等技术指标的大小。本发明专利技术由于是后台校准方法，可以根据不同的外部条件自适应的提取补偿值，不需要花费额外大量时间完成校准工作，同时，本发明专利技术方法结构简单明了，没有复杂的求导数运算或者矩阵运算，降低了硬件复杂度，易于实现，此外，本发明专利技术方法不受通道数目限制，具有良好的适配性和极大的灵活性。灵活性。灵活性。

【技术实现步骤摘要】
TIADC采样时间失配误差提取及校准方法、校准装置


[0001]本专利技术涉及高速模数转换
，具体涉及针对TIADC采样时间失配误差提取及校准方法、使用了该种失配误差提取及校准方法的校准装置。

技术介绍

[0002]随着集成电路产业的快速发展，自动驾驶，5G通信等领域的兴起，数据处理系统对外部信号的数量需求日益庞大，对精度要求也越来越高。模数转换器(Analog To Digital Converter，ADC)可以把模拟信号转换为数字信号，是真实世界和数字世界沟通的桥梁。对于高速采样和信号处理的系统而言，单通道ADC的性能已经逐渐无法满足剧增的数据吞吐量和高精度的性能需求，在当前工艺节点下ADC转换速度几乎达到瓶颈。速度和精度是衡量ADC性能的两个重要指标，但是这两个指标互相制约，对于一片单通道ADC无法同时满足高速度和高精度的要求。因此，如何在现有技术下提高ADC性能具有非常重要的现实意义。
[0003]把ADC从单通道结构变为多通道结构是解决这个问题的一个非常好的方案，也就是时间交织模数转换器(Time<br/>‑
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.TIADC采样时间失配误差提取及校准方法，用于对存在采样时间失配的TIADC系统进行后台校正；所述TIADC系统包括N个子ADC，N个子ADC对应N个子通道，其特征在于，所述方法包括以下步骤：步骤一，周期性获取采样信号，每次获取得到N个子ADC的数字输出信号；步骤二，对当前次获取的第k+1个子ADC的数字输出信号和当前次获取的第k个子ADC的数字输出信号求差，得到相邻差分信号D
k,k+1
；k∈[1,N
‑
1]；对后一次获取的第一个子ADC的数字输出信号和当前次获取的第N个子ADC的数字输出信号求差，得到相邻差分信号D
N,1
；步骤三，在每个通道的理想采样时间处，对相邻差分信号D
k,k+1
、D
N,1
进行一阶泰勒展开，得到在展开点处的数字信号近似值步骤四，对展开点处的数字信号近似值先取绝对值、再求期望，得到数值信号近似值的期望值A
k,k+1
、A
N,1
；步骤五，对数值信号近似值的期望值A
k,k+1
、A
N,1
进行运算，得到包含采样时间绝对误差Δt
K
的数字信号Δτ
K
；K∈[1,N]；其中，第k个通道的时间失配值Δτ
k
为：Δτ
k
＝N
·
α
·
Δt
k
＝(N
‑
k+1)(A
1,2
+...+A
k
‑
1,k
)
‑
(k
‑
1)(A
k,k+1
+...+A
N,1
)；α为定值；k＝1时，Δτ1＝Δt1＝0；第N个通道的时间失配值Δτ
N
为：Δτ
N
＝N
·
α
·
Δt
N
＝(A
1,2
+...+A
N
‑
1,N
)
‑
(N
‑
1)A
N,1
；步骤六，依据包含采样时间绝对误差Δt
K
的数字信号Δτ
K
，对采样时间相对误差τ
K
进行一次迭代，并对应补偿到后一次获取的N个子ADC的数字输出信号中；其中，对采样时间相对误差τ
K
进行迭代的公式为：进行迭代的公式为：为τ
K
经过一次迭代的迭代值；μ为影响采样时间相对误差τ
K
迭代收敛情况的参数，μ∈(0,1)，τ
K
初始值为0；步骤七，重复步骤一到步骤六，直至采样时间相对误差τ
K
收敛，得到消除了时间失配的输出信号。2.根据权利要求1所述的TIADC采样时间失配误差提取及校准方法，其特征在于，步骤一中，第m次采样、第K个子ADC的数字输出信号为Y
K
[m]，Y
K
[m]＝y((N
·
m+K)
·
T
s
+Δt
K
)；其中，T
s
表示子通道采样时钟的周期，Δt
K
表示第K个通道的采样时间绝对误差。3.根据权利要求2所述的TIADC采样时间失配误差提取及校准方法，其特征在于，步骤二中，第m次采样的相邻差分信号...

【专利技术属性】
技术研发人员：李鑫，张永，彭春雨，戴成虎，胡薇，蔺智挺，吴秀龙，
申请(专利权)人：安徽大学，
类型：发明
国别省市：