一种降低寄生电容的接触焊盘及其制备方法技术

一种降低寄生电容的接触焊盘及其制备方法，属于半导体制造技术领域。本发明专利技术提供的接触焊盘包括焊盘金属层、以及通过第一类型半导体掺杂和第二类型半导体掺杂在相邻区域之间交叉进行而形成的全耗尽层区域，全耗尽层区域形成于半导体衬底中并位于焊盘金属层正下方的半导体衬底的上表层。全耗尽层区域使焊盘金属层与半导体衬底之间的距离增大，降低了接触焊盘的寄生电容值；同时，全耗尽层区域制备方法简单，不增加接触焊盘的制备工艺成本。

【技术实现步骤摘要】

本专利技术属于半导体制造
，具体涉及一种带全耗尽层区域的接触 焊盘及其制备方法。
技术介绍
在半导体制造的封装
中，当集成电路制造完成以后，由形成于互连结构层表面的接触焊盘(Pad)与内部电路(internal circuits)做电 性连接，作为内部电路与外部信号间的介面，通常是以键合方式即金属线完 成外部电路和接触焊盘的电性连接，其中，外部信号包括电源信号、接地信 号和输入/输出信号等三种。同时，随着芯片的特征尺寸不断变小，芯片的速度越来越快，对各种结 构的寄生电容要求越来越高，寄生电容越小，芯片的运行速度、频率特性等 更好。接触焊盘与半导体衬底之间由于存在介质层，以接触焊盘和半导体衬 底作两电极可以形成一个寄生电容，由于接触焊盘的面积相对较大，其寄生 电容对电路的影响不容忽视；由电容的计算公式可知，上下两电极之间的间 距(d)越大，电容越小，于是，现有技术中，提出了通过增大接触焊盘和 半导体衬底的间距来减小其寄生电容。图1所示为现有技术的降低寄生电容的接触焊盘结构截面示意图。如图 1所示，接触焊盘包括形成于半导体衬底20之上的浅沟槽隔离(STI )层21和形成于互连结构层30之中的焊盘金属层31，定义垂直于半导体衬底20 的上表面方向为Z方向，焊盘金属层31形成于浅沟槽隔离层21的正上方， 并且焊盘金属层31在A-A截面上的投影面积小于浅沟槽隔离层21在A-A截 面的面积；焊盘金属层31在该图实施例中为复合金属层结构，它包括第一 层焊盘金属层311、第二层焊盘金属层312以及用于连接第一层焊盘金属层 与第二层焊盘金属层的若干个孔洞(Via) 313，这样的焊盘金属层结构中， 第二层焊盘金属层可以是互连结构层30中的不同金属层，从而可以方便的 将互连结构层30中内部金属线引出，并且通过Via的相互连接，顶层的第 一层焊盘金属层在受外部应力的情况下不容易被剥离，具体实际应用中，焊 盘金属层可能不仅包括两层。由于，焊盘金属层31之下区域的村底都用来 形成浅沟槽隔离层，所以，半导体衬底上分成了有源器件区200和接触焊盘 区100,焊盘区100的半导体衬底中不形成器件，仅设置浅沟槽隔离层21。 通过设置浅沟槽隔离层21，接触焊盘的焊盘金属层31与半导体衬底20之间 的距离d增大，从而降低了焊盘金属层31与半导体衬底20之间的寄生电容。 但是，图1所示现有技术的降低寄生电容的STI区具有明显的缺点(1 ) 由于浅沟槽隔离层的形成需要CMP( Chemical Mechanical Planarization， 化学机械平坦化)过程来完成，由于CMP有堞形(Dishing)效应， 一般不 容易实现在焊盘金属层正下方区域全部加STI层；(2 )由于STI层的制备工 艺特点，决定了 STI层的高度(Z方向的深度)有限，这将限制d值的扩大， 进一步限制降低寄生电容的效果。
技术实现思路
本专利技术要解决的技术问题是，提出一种不限于STI技术的、能降低寄生电容的接触焊盘结构。为解决上述技术问题，本专利技术提供的一种接触焊盘，包括焊盘金属层、 以及通过第一类型半导体掺杂和第二类型半导体掺杂在相邻区域之间交叉 进行而形成的全耗尽层区域，所述全耗尽层区域位于所述焊盘金属层的正下 方、并形成于半导体衬底的上表层。根据本专利技术提供的接触焊盘，其中，所述全耗尽层区域在平行于半导体 衬底上表面的截面的面积大于或等于焊盘金属层在平行于半导体衬底上表 面的截面的面积。所述焊盘金属层是两层或两层以上，所述焊盘金属层包括 用于连接不同焊盘金属层的多个孔洞。全耗尽层区域在垂直于半导体衬底上表面方向的厚度范围为0. 2jum至2jum。所述掺杂通过离子注入实现。作为较佳技术方案，所述第一类型为N型，所述第二类型为P型；所述 全耗尽层区域包括N型掺杂区域和P型掺杂区域，所述N型掺杂区域的N型 掺杂浓度与P型掺杂区域的P型掺杂浓度相互匹配，使所述N型掺杂区域和 P型掺杂区域都形成全耗尽；所述N型掺杂区域在平行于半导体衬底上表面 的截面图形为正方形，所述P型掺杂区域在平行于半导体村底上表面的截面 图形为正方形，每个N型掺杂区域四周为P型掺杂区域，每个P型掺杂区域 四周为N型掺杂区域；所述N型掺杂区域在平行于半导体衬底上表面的截面 图形为长方形，所述P型掺杂区域在半导体衬底上表面的截面图形为长方形。 根据本专利技术提供的接触焊盘，其中，所述接触焊盘还包括形成于半导体 衬底之中的浅沟槽隔离层，所述浅沟槽隔离层相邻位于耗尽层区域之上。所 述浅沟槽隔离层和耗尽层区域在平行于半导体衬底上表面的截面的形状大 小相同。本专利技术同时提供该接触焊盘的制备方法，其特征在于包括以下步骤(1)提供半导体衬底，在所述半导体衬底的上表层的第一区域上 进行第一类型半导体掺杂，在所述半导体衬底的上表层的第 二区域上进行第二类型半导体"l参杂，其中，第二区域与所述 第一区域相互相邻交叉分布，使第二区域与第一区域共同形成全耗尽层区域； (2 )在所述全耗尽层区域的正上方构图制备焊盘金属层。 根据本专利技术提供的制备方法，其中，所述步骤(2)通过以下步骤实现 (2a )在所述半导体衬底上构造互连结构层时，在预定的某一金属 层中构图形成第二层焊盘金属层；(2b )在所述第二层焊盘金属层上形成第一层焊盘金属层以及多个 用于连接第二层焊盘金属层和第一层焊盘金属层的孔洞。 根据本专利技术提供的制备方法，其中，所述掺杂是通过离子注入实现。所 述第一类型半导体掺杂和在半导体衬底的有源器件区上形成MOS器件时的第 一类型半导体掺杂同步进行，所述第二类型半导体掺杂和半导体衬底的有源 器件区上形成MOS器件时的第二类型半导体掺杂同步进行。所述第一类型为 N型时，所述第二类型为P型。所述全耗尽层区域在平行于半导体衬底上表 面的截面的面积大于或等于焊盘金属层在平行于半导体衬底上表面的截面 的面积、。本专利技术的技术效果是，通过在焊盘金属层的正下方半导体衬底上表层形 成全耗尽层区域，全耗尽层区域等效于电容的中间介质层，从而使焊盘金属 层与半导体衬底之间的距离增大，相当于增大了接触焊盘的寄生电容的上电 极与下电极之间的距离，降低了其寄生电容值。同时，其全耗尽层区域采用 掺杂的方法实现，制备方法简单，不增加接触焊盘的制备工艺成本。附图说明图1是现有技术的降低寄生电容的接触焊盘结构截面示意图； 图2是本专利技术提供的接触焊盘的结构示意图3是图2所示的全耗尽层区域第一具体实施例的XY平面示意图； 图4是图2所示的全耗尽层区域第一具体实施例的立体结构示意图； 图5是图2所示的全耗尽层区域第二具体实施例的XY平面示意图； 图6是图2所示的全耗尽层区域第二具体实施例的立体结构示意图； 图7是本专利技术提供的接触焊盘的又一实施例结构示意图； 图8是本专利技术所提供的形成如图2所示实施例接触焊盘的制备方法示意图。具体实施例方式为使本专利技术的目的、技术方案和优点更加清楚，下面结合附图对本专利技术 作进一步的详细描述。图2所示为本专利技术提供的接触焊盘的结构示意图。如图2所示，该实施 例提供了一个接触焊盘的示意图，该接触焊盘形成于半导体衬底50和互连 结构层60中，其中Z方向为垂直半导体衬底上表面的方向。互连结构层30 包括多层金属层，接触焊盘包括焊盘金属层6本文档来自技高网...

【技术保护点】
一种接触焊盘，包括焊盘金属层，其特征在于，还包括通过第一类型半导体掺杂和第二类型半导体掺杂在相邻区域之间交叉进行而形成的全耗尽层区域，所述全耗尽层区域位于所述焊盘金属层的正下方、并形成于半导体衬底的上表层。

【技术特征摘要】

【专利技术属性】
技术研发人员：黎坡，张拥华，周建华，彭树根，
申请(专利权)人：上海宏力半导体制造有限公司，
类型：发明
国别省市：31[中国|上海]