半导体器件和包括该半导体器件的ESD保护器件制造技术

提供一种半导体器件，包括其上集成有电子部件的半导体管芯，电子部件包括半导体管芯中的区域。区域包括：具有第一电荷类型的第一区域，其被配置为电连接到第一器件端子；具有第二电荷类型的第二区域，其被布置为与第一区域相邻并与其构成第一PN结；具有第一电荷类型的第三区域，其被布置为与第二区域相邻并与其构成第二PN结，第三区域通过第二区域与第一区域间隔开，且被配置为电连接到第二器件端子；以及具有第一电荷类型的第四区域，其被布置为与第二区域相邻并与其构成第三PN结，第四区域通过第二区域与第一区域和第三区域间隔开。半导体器件还包括电子单元，其被配置为电连接在第一器件端子、第二器件端子和第四区域之间，且被配置为：在操作期间，根据第一器件端子和第二器件端子上的电压的极性来提供第四区域与第一器件端子之间的第一电流路径或第四区域与第二器件端子之间的第二电流路径。与第二器件端子之间的第二电流路径。与第二器件端子之间的第二电流路径。

【技术实现步骤摘要】
半导体器件和包括该半导体器件的ESD保护器件
5

[0001]本公开涉及一种半导体器件。更具体而言，本公开涉及一种特别用于ESD保护目的的半导体器件。

技术介绍

[0002]0例如由于电子器件(或电路)与不同带电物体之间的紧密接触，或者由于所述器件(或电路)与所述物体之间的电介质的击穿，导致突然的电流，使得所述器件和电路可能遭受静电放电(ESD)事件。由于ESD事件的突然放电而引起的过电流可以对灵敏电子器件造成显著和/或永久的损坏。
[0003]5ESD保护器件可用于防止对电子器件或电路的这种损坏。例如，
[0004]专用ESD保护器件可以并联地电连接到电子器件，以分流ESD电流。
[0005]图1中示出了示例性配置，其中ESD保护器件20连接在例如电子电路30(例如集成电路(IC))的信号线31和轨线(rail line)32之间。替代地，ESD保护器件20可以与电子电路30集成到单个IC中。
[0006]0通常，ESD保护器件或电路具有相对高的电流处理能力，并且通过允许由ESD事件引起的电流的相当大的一部分流过ESD保护器件来阻止或限制所述电流流过灵敏电子器件。同时，ESD保护器件应当将灵敏电子器件或电路内的电压限制到足够低的电平，以防止损坏所连接的要保护的电子器件或电路。
[0007]5US8000124B2公开了一种用于抑制瞬态电压的对称阻隔瞬态电压抑制器(TVS)电路。
[0008]例如如图2所示，基极开路(open
‑
base)配置下的双极结型晶体管(bipolar junction transistor，BJT)经常用于ESD保护器件。这里，
[0009]基极开路配置是指通过使BJT的基极端子不连接使得BJT作为二端0子器件操作。因此，在操作时，BJT的基极端子将处于浮动电势。
[0010]在图2中，基极开路配置下的BJT 101连接在第一端子102a和第二端子102b之间。第一端子102a和第二端子102b可以例如对应于如图1所示的ESD保护器件20的端子。
[0011]ESD保护器件20的操作如下。在ESD事件期间，第一端子102a和第二端子102b上的电压迅速上升。由于BJT 101的基极端子处于浮动电势，其电势将在ESD事件期间自调节。特别地，在ESD事件期间，BJT 101的基极
‑
集电极结将被反向偏置，使得最初基本上没有电流可以流过BJT 101。因此，基极
‑
发射极结在这个阶段也不能正向偏置。通过自调节基极的电势来确保这种情况。换句话说，当第一端子102a和第二端子102b上的电压(即，由于ESD事件)增加时，基极
‑
集电极结上的电压也将增加。
[0012]在一段时间之后，基极
‑
集电极结上的电压将超过所述结的击穿电压，导致所述结的雪崩击穿。由于电流现在可以流过基极
‑
集电极结，基极
‑
发射极结将由于基极的自调节电势而变为正向偏置，从而使得电流能够通过BJT 101在第一器件端子102a和第二器件端子102b之间流动。此时，BJT 101的发射极开始向基极中注入电荷载流子。一旦来自发射极
的电荷载流子到达基极
‑
集电极雪崩区域，BJT
[0013]101将进入“急速返回(snapback)”模式，并且BJT 101上的电压将降低。此时，BJT 101切换到低欧姆接通状态，在该状态中，可以容纳来自ESD事件的大量电流。
[0014]这里，注意到，可以通过布置BJT 101的“发射极”和“集电极”区域使得它们具有相似或相同的掺杂剂浓度，来对称地配置BJT
[0015]101。在所得BJT中，所述区域可用作“发射极”或“集电极”，这取决于ESD事件的极性。
[0016]在已知的ESD保护器件中，由于在ESD事件期间基极
‑
集电极结上的大的电压降，相对于正向偏置的基极
‑
发射极结，基极
‑
集电极结中的热耗散可相对大。因此，基极
‑
集电极结中的热耗散优选地被最小化，以增加ESD保护器件的电流处理能力。

技术实现思路

[0017]下面阐述了本文公开的特定实施例的各方面的概述。应当理解，这些方面仅被呈现为向读者提供这些特定实施例的简要概述，并且这些方面不旨在限制本公开的范围。实际上，本公开可以涵盖可能未阐述的各种方面和/或各方面的组合。
[0018]根据本公开的一方面，提供了一种半导体器件。该半导体器件包括其上集成有电子部件的半导体管芯。所述电子部件包括所述半导体管芯中的区域，所述区域包括：具有第一电荷类型的第一区域，其被配置为电连接到第一器件端子；具有第二电荷类型的第二区域，其被布置为与所述第一区域相邻并与所述第一区域构成第一PN结；具有所述第一电荷类型的第三区域，其被布置为与所述第二区域相邻并与所述第二区域构成第二PN结，所述第三区域通过所述第二区域与所述第一区域间隔开，并且被配置为电连接到第二器件端子；以及具有所述第一电荷类型的第四区域，其被布置为与所述第二区域相邻并与所述第二区域构成第三PN结，所述第四区域通过所述第二区域与所述第一区域和所述第三区域间隔开。
[0019]半导体器件还包括电子单元，其被配置为电连接在所述第一器件端子、所述第二器件端子和所述第四区域之间。在操作期间，所述电子单元被配置为根据所述第一器件端子和所述第二器件端子上的电压的极性来提供所述第四区域与所述第一器件端子之间的第一电流路径或所述第四区域与所述第二器件端子之间的第二电流路径。
[0020]第一区域、第二区域和第三区域可以一起有效地做为开路基极晶体管操作。然而，第四区域为电子部件提供了附加区域，由于电子单元将电流引导到所述区域或从所述区域引导电流，所述附加区域无论第一器件端子和第二器件端子上的电压的极性如何都有效地用作附加的“集电极”区域。如此，可有效增加半导体器件的电流处理能力。此外，可以关于第一端子和第二端子保持电对称性。
[0021]特别地，第四区域与第一区域和第二区域一起用作开路基极晶体管，并且与第二区域和第三区域一起用作另一开路基极晶体管。当开路基极晶体管中的任一个由于半导体器件上的电压而进入急速返回模式时，例如在ESD事件期间，电流将流过第二区域。由于第二区域构成了上述开路基极晶体管结构中的每一个的“基极”区域，因此该电流有效地构成了上述开路基极晶体管中的另一个晶体管的基极电流。基极电流使另一电流能够流过其它开路基极晶体管中的一个。
[0022]例如，在相对于第二器件端子在第一器件端子处为正极性的情况下可能发生ESD事件。如此，由于由第一区域至第四区域构成的开路基极晶体管结构中的至少一个的相应的基极
‑
集电极结的击穿，电流可以经由开路基极晶体管结构中的该至少一个结构从第一器件端子流到第二器件端子。例如，击穿发生在由第一区域、第二区域和第三本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件(1)，其包括半导体管芯(D1)，在所述半导体管芯(D1)上集成有电子部件(3)，其中，所述电子部件(3)包括所述半导体管芯(D1)中的区域，所述区域包括：具有第一电荷类型的第一区域(4a)，其被配置为电连接到第一器件端子(2a)；具有第二电荷类型的第二区域(4b)，其被布置为与所述第一区域(4a)相邻并与所述第一区域(4a)构成第一PN结；具有所述第一电荷类型的第三区域(4c)，其被布置为与所述第二区域(4b)相邻并与所述第二区域(4b)构成第二PN结，所述第三区域(4c)通过所述第二区域(4b)与所述第一区域(4a)间隔开，并且被配置为电连接到第二器件端子(2b)；以及具有所述第一电荷类型的第四区域(4d)，其被布置为与所述第二区域(4b)相邻并与所述第二区域(4b)构成第三PN结，所述第四区域(4d)通过所述第二区域(4b)与所述第一区域(4a)和所述第三区域(4c)间隔开，其中，所述半导体器件(1)还包括电子单元(5)，所述电子单元(5)被配置为电连接在所述第一器件端子(2a)、所述第二器件端子(2b)和所述第四区域(4d)之间，其中，在操作期间，所述电子单元(5)被配置为根据所述第一器件端子(2a)和所述第二器件端子(2b)上的电压的极性来提供第一电流路径或第二电流路径，其中，所述第一电荷类型对应于n型掺杂，并且所述第一电流路径和所述第二电流路径分别从所述第一器件端子(2a)和所述第二器件端子(2b)朝向所述第四区域(4d)延伸，或者其中，所述第一电荷类型对应于p型掺杂，并且所述第一电流路径和所述第二电流路径从所述第四区域(4d)分别延伸到所述第一器件端子(2a)和所述第二器件端子(2b)。2.根据权利要求1所述的半导体器件(1)，其中，所述电子单元(5)包括另外的区域，所述另外的区域被包括在所述半导体管芯(D1)中或者被包括在所述电子单元(5)集成在其上的一个或多个另外的半导体管芯中，所述另外的区域包括：具有所述第一电荷类型的第一另外的区域(6a)；具有所述第二电荷类型的第二另外的区域(6b)，其被布置为与所述第一另外的区域(6a)相邻并与所述第一另外的区域(6a)构成第一另外的PN结，所述第二另外的区域被配置为电连接到所述第一器件端子(2a)；具有所述第一电荷类型的第三另外的区域(6c)；以及具有所述第二电荷类型的第四另外的区域(6d)，其被布置为与所述第三另外的区域(6c)相邻并且与所述第三另外的区域(6c)构成第二另外的PN结，所述第四另外的区域被配置为电连接到所述第二器件端子(2b)，其中，所述第一另外的区域(6a)和所述第二另外的区域(6b)被包括在所述半导体管芯(D1)中或第一另外的半导体管芯中，并且其中，所述第三另外的区域(6c)和所述第四另外的区域(6d)被包括在所述半导体管芯(D1)、所述第一另外的半导体管芯或第二另外的半导体管芯中，其中，所述第一电流路径延伸通过所述第一另外的区域(6a)和所述第二另外的区域(6b)，并且其中，所述第二电流路径延伸通过所述第三另外的区域(6c)和所述第四另外的区域(6d)。3.根据权利要求2所述的半导体器件(1)，其中，所述第一另外的区域(6a)和所述第三另外的区域(6c)均电连接到所述第四区域(4d)，
其中，所述第一另外的区域(6d)和所述第二另外的区域(6b)一起构成第一二极管，并且其中，所述第三另外的区域(6c)和所述第四另外的区域(6d)一起构成第二二极管。4.根据权利要求2所述的半导体器件(1)，在所述第一另外的区域(6a)至所述第四另外的区域(6d)全部被包括在所述半导体管芯(D1)中或在所述第一另外的半导体管芯上时，其中，所述第一另外的区域(6a)和所述第三另外的区域(6c)相邻布置并且构成单个另外的区域(7)。5.根据权利要求4所述的半导体器件，其中，所述单个另外的区域(7)电连接到所述第四区域(4d)，并且其中，所述第一另外的区域(6a)、所述第二另外的区域(6b)、所述第三另外的区域(6c)和所述第四另外的区域(6d)一起构成双极结型晶体管。6.根据权利要求4所述的半导体器件(1)，其...

【专利技术属性】
技术研发人员：汉斯马丁，
申请(专利权)人：安世有限公司，
类型：发明
国别省市：