用于控制ESD保护开关的触发电路制造技术

一种用于控制静电放电保护开关的触发电路，包括：输入端子，布置为与ESD保护开关的第一导电端子连接；输出端子，布置为控制ESD保护开关的控制端子；第一二极管元件，从输出端子偏置到输入端子；第二二极管元件，从输入端子偏置到输出端子，并且与第一二极管元件串联连接；第一晶体管，具有两个导电端子和一个控制端子；其中，第一晶体管的两个导电端子与第一二极管元件并联，第一晶体管的控制端子被配置为控制第一晶体管的两个导电端子之间的导电路径；第一定时器电路，包括：第一电阻器，串联连接在第一晶体管的控制端子与输出端子之间；第一电容器，串联连接在第一晶体管的控制端子和输入端子之间。

【技术实现步骤摘要】

本专利技术大体上涉及一种静电放电(esd)保护。特定实施例涉及用于控制esd保护开关的触发电路。

技术介绍

1、在esd hbm事件期间，在不使路径中的任何器件过载的情况下，电流必须在引脚之间分流。这可以通过放置专用保护器件或通过利用现有器件来安全地分流电流来实现。esd保护方案必须不干扰产品的正常操作。保护管芯的一种方法是使用有源esd保护。当输入端子的电压因esd电流而上升时，控制电路的输入因rc低通滤波器而保持为低。因此，pmos或nmos导通，使得nmos或pmos esd保护开关分别导通。有源esd保护是有利的，因为其操作可以用电路仿真工具来仿真。然而，传统的解决方案在esd事件之后不能使栅极浮置。

技术实现思路

1、因此，根据本公开的至少一些实施例的目的是确保esd保护栅极可以在esd事件之后保持浮置。

2、因此，在根据本公开的第一方面中提供一种用于控制静电放电(esd)保护开关的触发电路。触发电路包括：输入端子，布置为与所述静电放电保护开关的第一导电端子连接；输出端子，布置为控制所述本文档来自技高网...

【技术保护点】

1.一种用于控制静电放电保护开关的触发电路，包括：

2.根据权利要求1所述的触发电路，其中，所述第一电容器的电荷容量、所述第一晶体管的所述第一阈值、和所述第一晶体管的栅极电容之间的关系被配置为保持所述第一晶体管被激活至少长达静电放电的持续时间。

3.根据前述权利要求中任一项所述的触发电路，其中，所述第一晶体管是横向扩散金属氧化物半导体，优选地是横向扩散n沟道金属氧化物半导体；或扩展漏极场效应晶体管。

4.根据前述权利要求中任一项所述的触发电路，其中，所述静电放电保护开关包括这样的晶体管：该晶体管具有基本上18V的最大漏-源额定电压和/或基本上5.5V的...

【技术特征摘要】

1.一种用于控制静电放电保护开关的触发电路，包括：

2.根据权利要求1所述的触发电路，其中，所述第一电容器的电荷容量、所述第一晶体管的所述第一阈值、和所述第一晶体管的栅极电容之间的关系被配置为保持所述第一晶体管被激活至少长达静电放电的持续时间。

3.根据前述权利要求中任一项所述的触发电路，其中，所述第一晶体管是横向扩散金属氧化物半导体，优选地是横向扩散n沟道金属氧化物半导体；或扩展漏极场效应晶体管。

4.根据前述权利要求中任一项所述的触发电路，其中，所述静电放电保护开关包括这样的晶体管：该晶体管具有基本上18v的最大漏-源额定电压和/或基本上5.5v的最大栅-源额定电压。

5.根据前述权利要求中任一项所述的触发电路，其中，所述第一电容器具有至少18v的电荷容量。

6.根据前述权利要求中任一项所述的触发电路，其中，所述输出端子被配置为：当所述第一晶体管的所述两个导电端子之间的所述导电路径被去激活时浮置。

7.根据前述权利要求中任一项所述的触发电路，其中，使用单独的第二二极管来实现所...

【专利技术属性】
技术研发人员：沃尔特·路易斯·特尔萨里奥尔，贾斯廷·菲尔波特，
申请(专利权)人：安世有限公司，
类型：发明
国别省市：