液晶显示器的栅极线驱动装置制造方法及图纸

本发明专利技术涉及一种液晶显示器的栅极线驱动装置，包括一时序控制器，提供时 钟信号CKV和时钟信号CKVB；多个上拉驱动单元和下拉驱动单元，分开设置于n 行栅极线的两端，n为自然数；每个驱动单元包括第一时钟输入端子、置位端子、 复位端子、进位输出端和栅极线输出端；所述上拉驱动单元第一时钟输入端子按 奇偶行分别和所述时钟信号CKV和时钟信号CKVB相连；所述多个上拉驱动单元和 多个下拉驱动单元分别串联在一起；其中，所述下拉驱动单元还包括第二时钟输 入端子，所述下拉驱动单元的第一时钟输入端子和第二时钟输入端子分别和所述 时钟信号CKV和时钟信号CKVB相连。本发明专利技术提供的液晶显示器的栅极线驱动装置， 能够降低下拉驱动单元中TFT阈值电压偏移。

【技术实现步骤摘要】

本专利技术涉及一种液晶显示器的栅极线驱动装置，特别是涉及一种改善栅极线 驱动能力的液晶显示器的栅极线驱动装置。
技术介绍
液晶显示装置(LCD)是利用夹在液晶分子上电场强度的变化，改变液晶分子 的取向控制透光的强弱来显示图像。目前，液晶显示装置由于其具有的重量轻、 体积小、厚度薄的特点，已被广泛用在各种大中小尺寸的终端显示设备中。 一般 来讲， 一块完整的液晶显示面板如图l所示，由电路驱动模块ll、背光模块12、 下偏光片13、 TFT(薄膜晶体管)下基板14、液晶分子层15、 CF (彩色滤光板)上 基板16以及上偏光片17等构成。LCD的驱动系统架构如图2所示，其包括栅极驱动器21，用于对栅极线GL 进行驱动选通；源极驱动器22，用于对数据线DL进行驱动；栅极驱动器21和源 极驱动器22由时序控制器23驱动。在栅极线GL和数据线DL间交叉的各个区域 中存在液晶，液晶单元Clc在液晶显示面板中呈矩阵分布；在该交叉的区域中， 存在一个薄膜晶体管TFT，当TFT所处的栅极线GL被选通时，数据线DL的数据信 号充入液晶单元Clc，并由Cs电容保持该数据信号；Cs电容的另一端由一条与栅 极线GL平行的CS电极线连通；液晶单元Clc根据信号来改变液晶的状态，从而 控制透光率以实现灰阶显示。现有技术的栅极驱动器一般为安装了选通驱动器的移位寄存器IC，并且将IC 连接到液晶显示面板的选通线焊盘上。近年来，为了降低材料成本、工艺步骤和 制造时间，发展了用TFT技术直接将移位寄存器形成在TFT下基板上的方法，简 称为G0A (Gate on Array)技术。由于栅极驱动器需要对栅极线进行选通和非选通 操作，因此，GOA技术中的移位寄存器需要两个必须的TFT驱动单元， 一个为进行 选通操作，即选通栅极线上所有像素TFT的驱动单元，简称上拉驱动单元SRU(Shift Register Up);另一个为进行非选通操作，即关闭栅极线上所有像素TFT的驱动 单元，简称下拉驱动单元SRD(Shift Register Down)。在现有的GOA技术中，由于上拉驱动和下拉驱动单元集成到同一个移位寄存器单元中，随着液晶显示器工 作环境的恶化，容易产生上拉和下拉驱动出现交叠，从而造成驱动能力的恶化。为了增强G0A技术用于栅极线驱动的能力，需要发展更适合于TFT驱动技术 的栅极驱动装置，对栅极驱动器的内部构造和连接方式做进一步的发展。中国专 利200810204047.4公开了一种液晶显示器的栅极线驱动装置，请参见图3，所述 栅极线驱动装置，包括一时序控制器，提供时钟信号CKV、时钟信号CKVB、低电 平信号VL、高电平信号VH、初始脉冲STV和终端脉冲STVB，所述时钟信号CKV和 时钟信号CKVB的相位相反；多个上拉驱动单元和下拉驱动单元，分开设置于n行 栅极线的两端，n为自然数，每个驱动单元包括时钟输入端子、高电平端子、低电 平端子、置位端子、复位端子、进位输出端和栅极线输出端，每条栅极线的两端 分别和一个上拉驱动单元和一个下拉驱动单元的栅极线输出端相连；所述驱动单 元时钟输入端子按奇偶行分别和所述时钟信号CKV和时钟信号CKVB相连，所述高 电平端子和低电平端子，分别和所述低电平信号VL、高电平信号VH相连；所述多 个上拉驱动单元和多个下拉驱动单元分别串连在一起，其中，第一行驱动单元的 置位端子与初始脉冲STV相连，其余驱动单元的置位端子与前一行驱动单元的进 位输出端子相连；每一行驱动单元的复位端子与后一行驱动单元的栅极线输出端 子相连，最后一行驱动单元的复位端子与终端脉冲STVB相连(图3未示)。图4是图3的上拉驱动单元SRU电路图，图5是图3的下拉驱动单元SRD电 路图。请参见图4，所述上拉驱动单元包括一栅极线输出端子Gout:与第一 TFT 的源极相连； 一进位输出端子Cout:与第二 TFT的源极相连；一时钟输入端子CLK: 与第一TFT和第二TFT的漏极相连； 一高电平输入端子VGH:与第三TFT的漏极、 栅极相连，并且与第四TFT的漏极相连，并且与第五TFT的漏极相连； 一低电平 输入端子VGL:与第六TFT、第七TFT、第八TFT、第九TFT、第十TFT、第十一 TFT 和第十二TFT的源极相连； 一置位端子SET:与第五TFT、第十TFT的栅极相连， 并且与第十一TFT、第十二TFT的源极相连； 一复位端子RESET:与第六TFT、第 十二TFT的栅极相连；其中，第一TFT的栅极与第二TFT的栅极、第六TFT的漏 极、第七TFT的栅极、第八TFT的栅极、第五TFT的源极和第九TFT的漏极相连 接；第三TFT的源极与第四TFT的栅极和第七TFT的漏极相连接；第四TFT的源 极与第八TFT的漏极、第九TFT的栅极、第十TFT的漏极和第十一 TFT的栅极相5连接。请继续参见图5，所述下拉驱动单元包括一栅极线输出端子Gout:与第一TFT 和第二TFT的漏极相连； 一进位输出端子Cout:与第三TFT的源极相连； 一时钟 输入端子CLK:与第三TFT的漏极相连； 一高电平输入端子VGH:与第四TFT的漏 极相连； 一低电平输入端子VGL:与第一TFT的源极、第二 TFT的源极、第五TFT 的源极、第六TFT的源极、第七TFT的源极、第八TFT的源极和第九TFT的源极 相连； 一置位端子SET:与第四TFT的栅极、第七TFT的栅极、第八TFT的漏极和 第九TFT的漏极相连； 一复位端子RESET:与第一 TFT的栅极、第五TFT的栅极和 第九TFT的栅极相连；其中，第三TFT的栅极与第四TFT的源极、第五TFT的漏 极和第六TFT的漏极相连接；第二 TFT的栅极与第六TFT的栅极、第七TFT的漏 极和第八TFT的栅极相连接。上述方案中的液晶显示器的栅极线驱动装置，通过在栅极线的两端分别设置 上拉驱动单元SRU和下拉驱动单元SRD，增强了栅极线驱动的能力，避免了上拉和 下拉驱动出现交叠造成驱动能力恶化的问题。由于下拉驱动单元主要控制其对应 连接的栅极线上TFT的关闭，其连接到栅极线输出端子Gout的TFT需要长时间工 作在导通状态(开态)，由于下拉驱动单元SRD仅有一个时钟输入端子CLK，难以 控制其连接到Gout的TFT单元的开关比(TFT开态时间/TFT关态时间)，容易出 现TFT阈值电压漂移的问题。为了防止下拉驱动单元SRD连接到Gout端子的TFT 单元出现TFT阈值电压漂移的问题，需要对下拉驱动单元SRD的端口设置和内部 TFT连接方式做进一步的发展。
技术实现思路
本专利技术所要解决的技术问题是提供一种液晶显示器的栅极线驱动装置，能够 降低下拉驱动单元中TFT阈值电压偏移。本专利技术为解决上述技术问题而釆用的技术方案是提供一种液晶显示器的栅极 线驱动装置，包括一时序控制器，提供时钟信号CKV、时钟信号CKVB、低电平信 号VL、高电平信号VH、初始脉冲STV和终端脉冲STVB，所述时钟信号CKV和时钟 信号CKVB的相位相反；多个上拉驱动单元和下拉驱动单元，分开设置于n行栅极 线的两端，n为自然数，每个驱动单元包括第一时钟输入端子、置位端子、复位端子、进位输出端和栅极线输出端，每条栅极线的两端分别和一个上拉驱动本文档来自技高网...

【技术保护点】
一种液晶显示器的栅极线驱动装置，包括：　一时序控制器，提供时钟信号ＣＫＶ、时钟信号ＣＫＶＢ、低电平信号ＶＬ、高电平信号ＶＨ、初始脉冲ＳＴＶ和终端脉冲ＳＴＶＢ，所述时钟信号ＣＫＶ和时钟信号ＣＫＶＢ的相位相反；　多个上拉驱动单元和下拉驱动单元，分开设置于ｎ行栅极线的两端，ｎ为自然数，每个驱动单元包括第一时钟输入端子、置位端子、复位端子、进位输出端和栅极线输出端，每条栅极线的两端分别和一个上拉驱动单元和一个下拉驱动单元的栅极线输出端相连；　所述上拉驱动单元第一时钟输入端子按奇偶行分别和所述时钟信号ＣＫＶ和时钟信号ＣＫＶＢ相连，所述上拉驱动单元包括高电平端子和低电平端子，分别和所述低电平信号ＶＬ、高电平信号ＶＨ相连；　所述下拉驱动单元包括低电平端子，和所述低电平信号ＶＬ相连；　所述多个上拉驱动单元和多个下拉驱动单元分别串连在一起，其中，第一行驱动单元的置位端子与初始脉冲ＳＴＶ相连，其余驱动单元的置位端子与前一行驱动单元的进位输出端子相连；每一行驱动单元的复位端子与后一行驱动单元的栅极线输出端子相连，最后一行驱动单元的复位端子与终端脉冲ＳＴＶＢ相连；　其特征在于，所述下拉驱动单元还包括第二时钟输入端子，所述下拉驱动单元的第一时钟输入端子和第二时钟输入端子分别和所述时钟信号ＣＫＶ和时钟信号ＣＫＶＢ相连。...

【技术特征摘要】

【专利技术属性】
技术研发人员：朱修剑，
申请(专利权)人：上海广电光电子有限公司，
类型：发明
国别省市：31