一种实现芯片间直接互连的封装基板结构及其制作方法技术

本发明专利技术涉及一种实现芯片间直接互连的封装基板结构，包括：基板；第一介质层；第一芯片，芯片的正面朝上埋入设置在第一介质层中，第一芯片具有第一焊盘和尺寸大于第一焊盘的第二焊盘；第二介质层；第一金属通孔，其贯穿第二介质层，并与第二焊盘电连接；第二金属通孔，其贯穿第二介质层和第一介质层，并与基板焊盘电连接；第三介质层；第三金属通孔，其贯穿第三介质层和第二介质层，并与第一焊盘电连接；第四金属通孔，其贯穿第三介质层，并与第二金属通孔电连接；其中第三金属通孔和第四金属通孔的顶面以及第三介质层的上表面均设置有焊盘；以及第二芯片，其通过凸点倒装焊接在第三金属通孔顶面的焊盘和第三介质层上表面的焊盘上。顶面的焊盘和第三介质层上表面的焊盘上。顶面的焊盘和第三介质层上表面的焊盘上。

【技术实现步骤摘要】
一种实现芯片间直接互连的封装基板结构及其制作方法


[0001]本专利技术涉及半导体封装
，尤其涉及一种实现芯片间直接互连的封装基板结构及其制作方法。

技术介绍

[0002]传统封装技术中为实现芯片之间的互连通信，一般都需通过封装基板布线或者转接板重布线(硅转接板等)来实现。一方面，随着人工智能技术、5G技术、便捷式移动通讯设备等的高速发展，半导体器件如CPU、GPU、HBM和FPGA的I/O密度急剧增加，Pad Pitch(Pad间距)减小，使得传统的有机封装基板已经不足以支持上述芯片间的高密度互连。另一方面，硅转接板(S i
‑
I nterposer)技术中，由于在S i
‑
I nterposer上布线能够实现微米及亚微米级的线宽线距，能够满足多个异质芯片间高密度互连的需求。S i
‑
I nterposer的工艺流程包括：先在S i
‑
I nterposer上制作TSV(Through S i l i con Vi a)和RDLs(Red i str i but i on Layer)，然后将多个芯片通过倒装芯片(F l i p
‑
Ch i p)的方式贴装在S i
‑
I nterposer上，最后将贴附有芯片的S i
‑
I nterposer贴装在基板(Substrate)上，从而完成芯片间以及芯片与基板的互连通信。然而，S i
‑
I nterposer上需要形成TSV，工艺较为复杂，成本较高，且形成高深宽比的TSV良率较低，这也是TSV技术大规模推广的主要阻碍因素。
[0003]另外，通过基板布线或者通过转接板重布线来进行芯片间的互连通信，由于增加了芯片间额外的走线长度，故会导致信号延迟与损耗。
[0004]所以，在没有转接板且无需重布线的情况下，如何实现芯片间高密度、低损耗互连，成为急需解决的一大问题。

技术实现思路

[0005]为解决现有技术中的上述问题中的至少一部分问题，本专利技术提供了一种实现芯片间直接互连的封装基板结构，包括：
[0006]基板，所述基板的正面具有基板焊盘；
[0007]第一介质层，其设置在所述基板的正面；
[0008]第一芯片，所述芯片的正面朝上埋入设置在所述第一介质层中，所述第一芯片具有第一焊盘和尺寸大于第一焊盘的第二焊盘；
[0009]第二介质层，其覆盖所述第一介质层和所述第一芯片；
[0010]第一金属通孔，其贯穿所述第二介质层，并与所述第一芯片的第二焊盘电连接；
[0011]第二金属通孔，其贯穿所述第二介质层和所述第一介质层，并与所述基板焊盘电连接；
[0012]第三介质层，其覆盖所述第二介质层；
[0013]第三金属通孔，其贯穿所述第三介质层和所述第二介质层，并与所述第一芯片的第一焊盘电连接；
[0014]第四金属通孔，其贯穿所述第三介质层，并与所述第二金属通孔电连接；其中所述第三金属通孔和所述第四金属通孔的顶面以及所述第三介质层的上表面均设置有焊盘；以及
[0015]第二芯片，其通过凸点倒装焊接在第三金属通孔顶面的焊盘和第三介质层上表面的焊盘上。
[0016]进一步地，还包括：
[0017]第一重布线层，其设置在所述第二介质层的上表面，并电连接所述第一金属通孔和所述第二金属通孔；以及
[0018]第二重布线层，其设置在所述第三介质层的上表面，并电连接第一金属通孔和第二金属通孔。
[0019]进一步地，所述第二芯片具有第一凸点和尺寸大于第一凸点的第二凸点。
[0020]进一步地，所述第一凸点的尺寸与所述第三金属通孔的尺寸匹配，所述第二凸点的尺寸与第三介质层上表面的焊盘的尺寸匹配。
[0021]进一步地，所述第一凸点由铜柱和位于铜柱头部的焊球构成；和/或
[0022]所述第二凸点为焊球。
[0023]进一步地，所述第三金属通孔的孔径小于第一金属通孔的孔径。
[0024]本专利技术还提供了一种实现芯片间直接互连的封装基板结构的制作方法，包括：
[0025]在带有基板焊盘的基板的正面布置第一介质层，并在第一介质层中形成芯片埋入槽；
[0026]将第一芯片贴片埋入芯片埋入槽内，所述第一芯片具有第一焊盘和尺寸大于第一焊盘的第二焊盘；
[0027]在第一介质层和第一芯片上布置第二介质层；
[0028]在第二介质层中形成连通第一芯片的第二焊盘的第一通孔，以及在第二介质层和第一介质层中形成连通基板焊盘的第二通孔，将第一通孔和第二通孔进行金属化导电填充，形成第一金属通孔和第二金属通孔，并在第一金属通孔和第二金属通孔的顶面形成焊盘，在第二介质层的上表面形成电连接焊盘的第一重布线层；
[0029]在第二介质层上布置第三介质层；
[0030]在第三介质层和第二介质层中形成连通第一芯片的第一焊盘的第三通孔，以及在第三介质层中形成连通第二金属通孔顶面焊盘的第四通孔，将第三通孔和第四通孔进行金属化导电填充，形成第三金属通孔和第四金属通孔，并在第三金属通孔和第四金属通孔的顶面以及第三介质层的上表面待贴合第二芯片的区域形成焊盘，在第三介质层的上表面形成电连接焊盘的第二重布线层；
[0031]将第二芯片倒装焊接至第三金属通孔顶面的焊盘和第三介质层上表面的焊盘。
[0032]进一步地，所述第二芯片具有第一凸点和尺寸大于第一凸点的第二凸点，所述第一凸点的尺寸与所述第三金属通孔的尺寸匹配，所述第二凸点的尺寸与第三介质层上表面的焊盘的尺寸匹配。
[0033]进一步地，所述第一凸点由铜柱和位于铜柱头部的焊球构成；和/或
[0034]所述第二凸点为焊球。
[0035]进一步地，所述第三金属通孔的孔径小于第一金属通孔的孔径。
[0036]本专利技术至少具有下列有益效果：本专利技术公开的一种实现芯片间直接互连的封装基板结构及其制作方法，该封装基板结构中的第一芯片具有大小、密度不同的两种类型的芯片焊盘，其中第一焊盘为高密度、小尺寸焊盘，第二焊盘的尺寸大于第一焊盘，密度小于第一焊盘，第一焊盘用于第一芯片与第二芯片的互联，第二焊盘用于第一芯片与基板的互联，利用金属通孔实现第一芯片和第二芯片间面对面的最短距离互联，可以降低损耗，提高电学性能，在该结构中直接通过封装基板完成芯片间的互联，芯片之间无布线，无转接板，无TSV技术，工艺简单，成本较低，而且芯片面对面连接导通还能够缩小封装面积。
附图说明
[0037]为了进一步阐明本专利技术的各实施例的以上和其它优点和特征，将参考附图来呈现本专利技术的各实施例的更具体的描述。可以理解，这些附图只描绘本专利技术的典型实施例，因此将不被认为是对其范围的限制。在附图中，为了清楚明了，相同或相应的部件将用相同或类似的标记表示。
[0038]图1示出了本专利技术一个实施例的一种实现芯片间接互连的封装基板结构的剖面示意图；以及本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种实现芯片间直接互连的封装基板结构，其特征在于，包括：基板，所述基板的正面具有基板焊盘；第一介质层，其设置在所述基板的正面；第一芯片，所述芯片的正面朝上埋入设置在所述第一介质层中，所述第一芯片具有第一焊盘和尺寸大于第一焊盘的第二焊盘；第二介质层，其覆盖所述第一介质层和所述第一芯片；第一金属通孔，其贯穿所述第二介质层，并与所述第一芯片的第二焊盘电连接；第二金属通孔，其贯穿所述第二介质层和所述第一介质层，并与所述基板焊盘电连接；第三介质层，其覆盖所述第二介质层；第三金属通孔，其贯穿所述第三介质层和所述第二介质层，并与所述第一芯片的第一焊盘电连接；第四金属通孔，其贯穿所述第三介质层，并与所述第二金属通孔电连接；其中所述第三金属通孔和所述第四金属通孔的顶面以及所述第三介质层的上表面均设置有焊盘；以及第二芯片，其通过凸点倒装焊接在第三金属通孔顶面的焊盘和第三介质层上表面的焊盘上。2.根据权利要求1所述的实现芯片间直接互连的封装基板结构，其特征在于，还包括：第一重布线层，其设置在所述第二介质层的上表面，并电连接所述第一金属通孔和所述第二金属通孔；以及第二重布线层，其设置在所述第三介质层的上表面，并电连接所述第一金属通孔、所述第二金属通孔及第三介质层上表面的焊盘。3.根据权利要求1所述的实现芯片间直接互连的封装基板结构，其特征在于，所述第二芯片具有第一凸点和尺寸大于第一凸点的第二凸点。4.根据权利要求3所述的实现芯片间直接互连的封装基板结构，其特征在于，所述第一凸点的尺寸与所述第三金属通孔的尺寸匹配，所述第二凸点的尺寸与第三介质层上表面的焊盘的尺寸匹配。5.根据权利要求3所述的实现芯片间直接互连的封装基板结构，其特征在于，所述第一凸点由铜柱和位于铜柱头部的焊球构成；和/或所述第二凸点为焊球。6.根据权利要求1所述的实现芯片间直接互连的封装基板结构，其特征...

【专利技术属性】
技术研发人员：郑毛荣，丁才华，
申请(专利权)人：华进半导体封装先导技术研发中心有限公司，
类型：发明
国别省市：