对存储器装置中的多个块的并发扫描操作制造方法及图纸

本申请案涉及对存储器装置中的多个块的并发扫描操作。存储器装置中的控制逻辑在扫描操作期间选择多个块中的两个或更多个块以并发地进行扫描。所述控制逻辑可进一步致使将第一电压施加到所述两个或更多个块中的每一块的虚设字线以将所述两个或更多个块中的每一块中的存储器单元串选择性地耦合到与所述多个块耦合的感测放大器集合的不同感测放大器。所述控制逻辑可致使将第二电压施加到所述两个或更多个块中的每一块的选定字线以将存储于每一块中的所述存储器单元串的相应存储器单元处的位读出到所述感测放大器集合。单元处的位读出到所述感测放大器集合。单元处的位读出到所述感测放大器集合。

【技术实现步骤摘要】
对存储器装置中的多个块的并发扫描操作


[0001]本公开的实施例大体上涉及存储器子系统，且更具体来说涉及对存储器装置中的多个块的并发扫描操作。

技术介绍

[0002]存储器子系统可包含存储数据的一或多个存储器装置。存储器装置可为例如非易失性存储器装置和易失性存储器装置。一般来说，主机系统可利用存储器子系统以在存储器装置处存储数据且从存储器装置检索数据。

技术实现思路

[0003]在一个方面中，本申请是针对一种存储器装置，其包括：存储器阵列，其包括耦合到感测放大器集合的多个块；以及控制逻辑，其与所述存储器阵列以操作方式耦合，用以执行包括以下各项的操作：在扫描操作期间选择所述多个块中的两个或更多个块以并发地进行扫描；致使将第一电压施加到所述两个或更多个块中的每一块的虚设字线以将所述两个或更多个块中的每一块中的存储器单元串选择性地耦合到所述感测放大器集合的不同感测放大器；以及致使将第二电压施加到所述两个或更多个块中的每一块的选定字线以将存储于每一块中的所述存储器单元串的相应存储器单元处的位读出到所述感测放大器集合。
[0004]在另一方面中，本申请案是针对一种方法，其包括：在扫描操作期间选择存储器阵列中的多个块中的两个或更多个块以并发地进行扫描；致使将第一电压施加到所述两个或更多个块中的每一块的虚设字线以将所述两个或更多个块中的每一块中的存储器单元串选择性地耦合到与所述多个块耦合的感测放大器集合的不同感测放大器；以及致使将第二电压施加到所述两个或更多个块中的每一块的选定字线以将存储于每一块中的所述存储器单元串的相应存储器单元处的位读出到所述感测放大器集合。
[0005]在另一方面中，本申请案是针对一种存储器装置，其包括：存储器阵列，其包括耦合到感测放大器集合的多个块，其中每一块包括与多个存储器单元串耦合的虚设字线，且其中所述多个存储器单元串中的每一存储器单元串包括与所述感测放大器集合的相应感测放大器耦合的晶体管；以及控制逻辑，其与所述存储器阵列以操作方式耦合，用以执行包括以下各项的操作：在扫描操作期间选择所述多个块中的两个或更多个块以并发地进行扫描；致使将第一电压施加到每一块的所述虚设字线以选择性地激活所述两个或更多个块中的每一块中的存储器单元串的晶体管且将所述相应存储器单元串耦合到所述感测放大器集合的所述相应感测放大器，每一块中的所述存储器单元串耦合到所述放大器集合的不同相应感测放大器；以及致使将第二电压施加到耦合到所述两个或更多个块中的每一块中的所述多个存储器单元串的选定字线以将存储于每一块中的所述相应存储器单元串的相应存储器单元处的位读出到感测放大器集合的所述相应感测放大器。
附图说明
[0006]根据下文给出的详细描述和本公开的各种实施例的附图，将更充分地理解本公开。然而，图式不应视为将本公开限制于具体实施例，而是仅用于解释和理解。
[0007]图1A示出根据本公开的一些实施例的包含存储器子系统的实例计算系统。
[0008]图1B是根据本公开的一些实施例的与存储器子系统的存储器子系统控制器通信的存储器装置的框图。
[0009]图2是根据本公开的一些实施例的可用于参考图1B所描述的类型的存储器中的存储器单元阵列的部分的示意图。
[0010]图3是根据本公开的一些实施例的对存储器装置中的多个块实施并发扫描操作的存储器单元阵列的部分的示意图。
[0011]图4是根据本公开的实施例的对存储器装置中的多个块实施并发扫描操作的存储器单元阵列的部分的示意图。
[0012]图5是根据本公开的一些实施例的对存储器装置中的多个块的并发扫描操作的实例方法的流程图。
[0013]图6是其中本公开的实施例可操作的实例计算机系统的框图。
具体实施方式
[0014]本公开的方面涉及对存储器子系统的存储器装置中的多个块的并发扫描操作。存储器子系统可以为存储装置、存储器模块，或存储装置和存储器模块的组合。下文结合图1A描述存储装置和存储器模块的实例。大体来说，主机系统可利用包含例如存储数据的存储器装置等一或多个组件的存储器子系统。主机系统可提供数据以存储于存储器子系统处，且可请求从存储器子系统检索数据。
[0015]存储器子系统可以包含高密度非易失性存储器装置，其中当没有电力被供应到存储器装置时需要数据的保持。举例来说，例如3D快闪NAND存储器等NAND存储器以紧凑的高密度配置的形式提供存储。非易失性存储器装置是一或多个裸片的封装，每一裸片包含一或多个平面。对于一些类型的非易失性存储器装置(例如，NAND存储器)，每一平面包含物理块集合。每一块包含页集合。每一页由存储器单元(“单元”)集合构成。单元是存储信息的电子电路。取决于单元类型，单元可存储一或多个二进制信息位，且具有与所存储的位数相关的各种逻辑状态。逻辑状态可由例如“0”和“1”等二进制值或这些值的组合表示。
[0016]存储器装置可由按二维或三维网格布置的位组成。将存储器单元蚀刻到列(下文也称为位线)及行(下文也称为字线)的阵列中的硅晶片上。字线可指存储器装置的与一或多个位线一起用于产生存储器单元中的每一个的地址的一或多个存储器单元行。位线和字线的相交点构成存储器单元的地址。在下文中，块是指用于存储数据的存储器装置的单元，且可包含存储器单元群组、字线群组、字线或单独存储器单元。可将一或多个块分组在一起以形成存储器装置的单独分区(例如，平面)，以便允许在每一平面上进行并行操作。一些存储器装置也可具有多个存储器裸片(例如，经蚀刻于相应硅晶片上的单元群组)，其中每一存储器裸片可包含若干平面。每一数据块可包含数个子块，其中每一子块由从共享位线延伸的相关联支柱(例如，竖直导电迹线)限定。存储器页(在本文中也被称为“页”)存储对应于从主机系统接收到的数据的二进制数据的一或多个位。为了实现高密度，非易失性存储
器装置中的存储器单元串可被构造成包含至少部分地包围信道材料的支柱的若干存储器单元。存储器单元可耦合到存取线，所述存取线通常被称为“字线”，通常与存储器单元共同制造，以便在存储器块中形成串阵列。例如3D快闪NAND存储器的某些非易失性存储器装置的紧凑性质意味着字线对于存储器块内的许多存储器单元来说是常见的。
[0017]某些存储器装置可对用于每一存储器裸片的每一平面执行并发操作。举例来说，存储器装置可从每一存储器裸片的每一平面的块读取数据。在此类存储器装置中，并发地执行的读取操作的数目可受平面的数目限制，因为平面中的每个块共享共同的感测放大器集合
‑
例如，如果每存储器裸片存在四(4)个平面，那么存储器装置可限于每存储器裸片四(4)个读取操作。即，如果从平面中的多个块读取数据，那么所述所述共同感测放大器集合可从跨越块共享的位线接收无效数据
‑
例如，不表示来自任何给定块的数据的来自位线上的多个块的重叠数据。创建平面(例如，单独分区)减少了在每一存储器裸片上可蚀刻存储器单元的面积
‑
例如，存在的平面越多，用以蚀刻存储器单元的面积越少本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器装置，其包括：存储器阵列，其包括耦合到感测放大器集合的多个块；以及控制逻辑，其与所述存储器阵列以操作方式耦合，用以执行包括以下各项的操作：在扫描操作期间选择所述多个块中的两个或更多个块以并发地进行扫描；致使将第一电压施加到所述两个或更多个块中的每一块的虚设字线以将所述两个或更多个块中的每一块中的存储器单元串选择性地耦合到所述感测放大器集合的不同感测放大器；以及致使将第二电压施加到所述两个或更多个块中的每一块的选定字线以将存储于每一块中的所述存储器单元串的相应存储器单元处的位读出到所述感测放大器集合。2.根据权利要求1所述的存储器装置，其中所述第一电压耦合所述两个或更多个块中的第一块中的第一存储器单元串与所述放大器集合的第一感测放大器，且耦合所述两个或更多个块中的第二块中的第二存储器单元串与所述感测放大器集合的第二感测放大器。3.根据权利要求2所述的存储器装置，其中所述第一电压将所述第一块中的第三存储器单元串与所述放大器集合的所述第二感测放大器解耦，且将所述第二块中的第四存储器单元串与所述放大器集合的所述第一感测放大器解耦。4.根据权利要求1所述的存储器装置，其中每一虚设字线耦合到多个存储器单元串，且其中所述第一电压激活所述多个存储器单元串中的所述存储器单元串的晶体管以将所述存储器单元串耦合到所述相应感测放大器。5.根据权利要求4所述的存储器装置，其中所述第一电压将所述多个存储器单元串中的每一剩余存储器单元串的晶体管去活以将所述剩余存储器单元串与所述感测放大器集合解耦。6.根据权利要求5所述的存储器装置，其中所述存储器单元串的所述晶体管经编程到第一阈值电压，且所述剩余存储器单元串的每一晶体管经编程到大于所述第一阈值电压的第二阈值电压。7.根据权利要求6所述的存储器装置，其中所述控制逻辑进一步执行包括以下各项的操作：在选择所述两个或更多个块之前根据擦除算法将所述存储器单元串的所述晶体管编程到所述第一阈值电压且将所述剩余存储器单元串的每一晶体管编程到所述第二阈值电压。8.根据权利要求1所述的存储器装置，其中从所述多个块选择以用于所述并发扫描的块的数目对应于包括所述感测放大器集合的页缓冲器的逻辑片段的数目。9.一种方法，其包括：在扫描操作期间选择存储器阵列中的多个块中的两个或更多个块以并发地进行扫描；致使将第一电压施加到所述两个或更多个块中的每一块的虚设字线以将所述两个或更多个块中的每一块中的存储器单元串选择性地耦合到与所述多个块耦合的感测放大器集合的不同感测放大器；以及致使将第二电压施加到所述两个或更多个块中的每一块的选定字线以将存储于每一块中的所述存储器单元串的相应存储器单元处的位读出到所述感测放大器集合。10.根据权利要求9所述的方法，其中所述第一电压耦合所述两个或更多个块中的第一
块中的第一存储器单元串与所述放大器集合的第一感测放大器，且耦合所述两个或更多个块...

【专利技术属性】
技术研发人员：K，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：