三维沟槽电极探测器阵列与制备方法技术

本申请属于三维探测器技术领域，具体涉及一种三维沟槽电极探测器阵列及其制备方法。本申请通过有效地减少低电场区域的面积或体积，实现了减少探测器“死区”比例，有利于提升探测器填充因子，提高电荷收集效率，降低探测单元间串扰及提升抗辐射性能的优势，此外，在制备该探测器阵列时可以采用完全刻蚀贯穿，并用于背面入射，实现入射面与电路分离。故本申请设计的探测器阵列在航空航天、深空探测、宇宙探索、重大物理实验、医学、X射线成像、军事工业等领域具备较好应用前景。领域具备较好应用前景。领域具备较好应用前景。

【技术实现步骤摘要】
三维沟槽电极探测器阵列与制备方法


[0001]本申请属于三维探测器
，具体涉及一种三维沟槽电极探测器阵列及其制备方法。

技术介绍

[0002]硅探测器是工作在反向偏压下的，当外部粒子进入到探测器的灵敏区时，在反向偏压作用下，产生的电子
‑
空穴对被分开，电子向正极运动，在到达正极后被收集，空穴向负极运动，被负极收集，在外部电路中就能形成反映粒子信息的电信号。其具备探测灵敏度高、响应速度快、具有很强的抗辐照能力，并且易于集成，在高能粒子探测与X光检测等领域有重要应用价值，在高能物理、天体物理等领域具备较好应用前景。
[0003]三维沟槽电极硅探测器利用深硅刻蚀工艺技术在硅体内刻蚀深槽，并在深槽内利用原位掺杂或离子注入掺杂，形成沟槽电极，相较于传统三维柱状电极硅探测器，同型柱状电极之间的鞍区(低电场死区)消失，电场分布更加均匀，并且由于沟槽电极将中央读出电极完全包围，使得相邻像素单元间串扰极低。但是，传统三维沟槽电极硅探测器为保证像素单元不脱落，沟槽电极无法像柱状电极一样完全贯穿刻蚀，通常需要保留10％左右硅衬底用于支撑器件，这部分被保留下来的区域成为低电场区域，当信号粒子在该低电场区域产生电子
‑
空穴对时，载流子需要先扩散至耗尽区域之后才能通过漂移运动被收集电极所收集读出，这导致收集时间不一致容易造成信号拖尾。

技术实现思路

[0004]本申请的技术目的是至少解决了沟槽电极中保留的用于支撑器件的硅衬底带来的信号收集时间不一致带来的信号拖尾问题。
[0005]该目的是通过以下技术方案实现的：
[0006]第一方面，本申请提供了一种三维沟槽电极探测器阵列，所述阵列包含探测单元；各探测单元包含：
[0007]衬底；
[0008]所述衬底上设置有中央电极与沟槽电极，所述沟槽电极环绕在所述中央电极的外周，并且所述沟槽电极与所述中央电极之间由绝缘层隔离；
[0009]所述沟槽电极具备沟槽壁，所述沟槽壁包含相互连接的第一部及第二部，且第一部、第二部沿中央电极周向布置；其中，所述第一部贯穿所述衬底，所述第二部未贯穿所述衬底。
[0010]本申请设计的探测器阵列属于穿通型探测器阵列，其中，第一部贯穿所述衬底，而第二部未贯穿所述衬底，使得探测器底部不需要整块衬底支撑，底部死区或者低电场区域比例大幅降低，使电场分布更加均匀，在分布均匀的电场中，载流子的扩散、收集的一致性提高，提高了信号收集时间的一致性，并减少了信号拖尾。
[0011]在本申请的一些实施方式中，所述第一部的壁厚为m，第二部的壁厚为n，满足n＜
m。其中，设置第一部的壁厚大于第二部的壁厚，是为实现上述第一部贯穿衬底，而第二部未贯穿衬底的技术效果。
[0012]在本申请的一些实施方式中，n≤0.9
×
m。在刻蚀时，满足该参数要求的深宽比刻蚀是最优的。
[0013]在本申请的一些实施方式中，所述第一部的高度为D，第二部的高度为D1，满足D1＜D，所述高度方向与所述沟槽电极的轴向一致。
[0014]在本申请的一些实施方式中，D1≤0.9
×
D。在刻蚀时，满足该参数要求的深宽比刻蚀是最优的。
[0015]在本申请的一些实施方式中，所述第二部上设有槽和/或贯通孔。其中，无论是设置槽，还是贯通孔，其均是为实现第一部的壁厚大于第二部的壁厚。
[0016]上述和/或包含：
[0017](1)第二部上开有槽；
[0018](2)第二部上开有贯通孔。
[0019](3)第二部上同时开有贯通孔和槽。
[0020]在本申请的一些实施方式中，所述槽为方形槽或弧形槽。其中，无论开设哪种形状的槽，其均是实现降低底部死区或者低电场区域比例的目的。
[0021]在本申请的一些实施方式中，所述槽的底部延伸方向与所述沟槽电极的轴向一致。该设置方式方便刻蚀。
[0022]在本申请的一些实施方式中，在方形槽上第一部与第二部的连接处设有过渡面。该设置方式能有效避免第一部与第二部的交界处具备台阶进而影响电场分布均匀性。
[0023]在本申请的一些实施方式中，所述过渡面优选为圆弧面。
[0024]在本申请的一些实施方式中，所述贯通孔为多边形通孔、圆形通孔、椭圆形通孔或扇环形通孔中的任意一种。其中，无论开设哪种形状的通孔，其均是实现降低底部死区或者低电场区域比例的目的。
[0025]在本申请的一些实施方式中，所述多边形通孔优选三角形通孔、方形通孔或六边形通孔中的任意一种。
[0026]在本申请的一些实施方式中，所述贯通孔的中心轴线方向与沟槽电极的轴向一致。该设置方式方便刻蚀。
[0027]在本申请的一些实施方式中，在多边形通孔上第一部与第二部连接处设有过渡面，该设置方式能有效避免第一部与第二部的交界处具备台阶进而影响电场分布均匀性。
[0028]在本申请的一些实施方式中，所述过渡面优选为圆弧面。
[0029]在本申请的一些实施方式中，所述沟槽电极为空心圆柱体或多边形柱体，所述多边形柱体为三棱柱体、方体或六棱柱体中的任意一种。
[0030]在本申请的一些实施方式中，所述探测单元通过共用衬底组成M
×
N的探测器阵列，M、N均为正整数。
[0031]在本申请的一些实施方式中，所述中央电极、沟槽电极及衬底的材质为半导体材料，所述半导体材料Si、Ge、GaN、SiC、HgI2、GaAs、TiBr、CdTe、CdZnTe、CdSe、GaP、HgS、PbI2或AlSb中的一种或两种或多种。
[0032]在本申请的一些实施方式中，所述Si可以是超纯高阻硅、外延硅或SOI中的任意一
种。
[0033]在本申请的一些实施方式中，绝缘层的材质为二氧化硅，也可以使其他材料。
[0034]第二方面，本申请提供了一种三维沟槽电极探测器阵列的制备方法，该方法包含：
[0035]提供基体；
[0036]对基体刻蚀形成中央电极、沟槽电极及衬底；
[0037]对沟槽电极的沟槽壁进行刻蚀用于形成相互连接的第一部、第二部，且第一部、第二部沿中央电极周向布置；其中，第一部贯穿衬底，第二部未贯穿衬底；
[0038]在中央电极与沟槽电极之间嵌入绝缘层。
[0039]在本申请的一些实施方式中，所述刻蚀包含深硅刻蚀工艺，所述深硅刻蚀工艺包含Bosch工艺。
[0040]在本申请的一些实施方式中，所述制备方法还包含离子扩散工艺。
[0041]本申请公开技术方案的有益效果主要体现在如下：
[0042]本申请设计了一种三维沟槽电极探测器阵列，其属于穿通型探测器阵列，探测器底部不需要整块衬底支撑，底部死区或者低电场区域比例大幅降低，使电场分布更加均匀，在分布均匀的电场中，载流子的扩散、收集的一致性提高，提高了信号收集时间的一致性，并减少了信号拖尾。
附图说明
[0043本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种三维沟槽电极探测器阵列，其特征在于，所述阵列包含探测单元；各探测单元包含：衬底；所述衬底上设置有中央电极与沟槽电极，所述沟槽电极环绕在所述中央电极的外周，并且所述沟槽电极与所述中央电极之间由绝缘层隔离；所述沟槽电极具备沟槽壁，所述沟槽壁包含相互连接的第一部及第二部，且第一部、第二部沿中央电极周向布置；其中，所述第一部贯穿所述衬底，所述第二部未贯穿所述衬底。2.根据权利要求1所述探测器阵列，其特征在于，所述第一部的壁厚为m，第二部的壁厚为n，满足n＜m；优选地，n≤0.9
×
m。3.根据权利要求1所述探测器阵列，其特征在于，所述第一部的高度为D，第二部的高度为D1，满足D1＜D，所述高度方向与所述沟槽电极的轴向一致；优选地，D1≤0.9
×
D。4.根据权利要求1～3中任一项所述探测器阵列，其特征在于，所述第二部上设置有槽和/或贯通孔。5.根据权利要求4所述探测器阵列，其特征在于，所述槽为方形槽或弧形槽；优选地，所述槽的底部延伸方向与所述沟槽电极的轴向一致；优选地，在方形槽上第一部与第二部的连接处设有过渡面，所述过渡面优选为圆弧面。6.根据权利要求4或5所述探测器阵列，其特征在于，所述贯通孔为多边形通孔、圆形通孔、椭圆形通孔或扇环形通孔中的任意一种，所述多边形通...

【专利技术属性】
技术研发人员：刘曼文，成文政，李志华，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：