混合晶圆键合结构及图像传感器制造技术

本发明专利技术提供一种混合晶圆键合结构及图像传感器。所述混合晶圆键合结构包括：逻辑晶圆；像素晶圆，通过混合键合结构与所述逻辑晶圆键合，所述像素晶圆包括阵列排布的像素单元；所述混合键合结构包括形成于键合界面的辅助键合柱，每一所述辅助键合柱与一所述像素单元对应设置、并且位于所述像素单元的中心位置。上述技术方案，通过在所述像素晶圆表面预设辅助键合柱的位置，使得每个像素单元上辅助键合柱的摆放方式相同，减小辅助键合柱的摆放位置对器件光学性能的影响。器件光学性能的影响。器件光学性能的影响。

【技术实现步骤摘要】
混合晶圆键合结构及图像传感器


[0001]本专利技术涉及半导体领域，尤其涉及一种混合晶圆键合结构及图像传感器。

技术介绍

[0002]堆栈式互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，简称CMOS)图像传感器通过将逻辑晶圆(Logic Wafer)和所述逻辑晶圆上的像素晶圆(Pixel Wafer)异构集成在一起得到。相较于背照式(BSI)图像传感器，其具有以下优点：一是将处理回路区域与像素区域分开，像素的面积可以做的更小，或者说相同面积能够集成更复杂的功能；其次，像素晶圆的工艺可以单独优化，不必受限于逻辑晶圆的工艺。
[0003]目前，异构集成的方式主要有两种：一种是超薄堆叠CMOS图像传感器(Ultra
‑
Thin Stacked CMOS Image Sensor，简称UTS CIS)，其通过深通孔(Through Silicon Via，简称TSV)的方式进行键合，该方式工艺难度大，产品良率低。另一种是混合键合背照式图像传感器(Hybrid Bond Backside Illumination，简称HB BSI)，其通过混合键合的方式进行键合。逻辑晶圆和存储晶圆(Memory Wafer)通过混合键合方式进行异构集成已有大量量产经验，工艺较为成熟；但国内尚无将逻辑晶圆和像素晶圆通过混合键合方式进行集成的量产经验。混合键合工艺对晶圆的平坦度要求较高，因此需要添加辅助键合柱(Dummy)。目前用于集成逻辑晶圆和存储晶圆的混合键合工艺，其辅助键合柱的添加随机性较高。然而，随机摆放的辅助键合柱会影响CMOS图像传感器产品的光学性能。
[0004]因此，提供一种不影响器件光学性能的辅助键合柱的摆放方式，是目前需要解决的问题。

技术实现思路

[0005]本专利技术所要解决的技术问题是提供一种混合晶圆键合结构及图像传感器，以实现不影响器件光学性能的辅助键合柱的摆放。
[0006]为了解决上述问题，本专利技术提供了一种混合晶圆键合结构，包括：逻辑晶圆；像素晶圆，通过混合键合结构与所述逻辑晶圆键合，所述像素晶圆包括阵列排布的像素单元；所述混合键合结构包括形成于键合界面的辅助键合柱，每一所述辅助键合柱与一所述像素单元对应设置、并且位于所述像素单元的中心位置。
[0007]为了解决上述问题，本专利技术还提供了一种图像传感器，包括晶圆键合结构，所述晶圆键合结构采用本专利技术所述的混合晶圆键合结构。
[0008]上述技术方案，通过根据像素晶圆中像素单元的排布方式、对应设置辅助键合柱在所述像素晶圆表面的位置与排布方式，使得每个像素单元上辅助键合柱的摆放方式相同，像素晶圆中每个像素单元受到的影响相同，从而可以减小辅助键合柱的摆放位置对器件光学性能的影响。
附图说明
[0009]图1所示为本专利技术所述混合晶圆键合结构第一实施例的辅助键合柱的摆放位置示意图。
[0010]图2所示为本专利技术所述混合晶圆键合结构第二实施例的辅助键合柱的摆放位置示意图。
[0011]图3所示为本专利技术所述混合晶圆键合结构第三实施例的辅助键合柱的摆放位置示意图。
[0012]图4为本专利技术所述混合晶圆键合结构一实施例的结构示意图。
[0013]图5所示为本专利技术所述图像传感器的一实施例的架构示意图。
具体实施方式
[0014]下面结合附图对本专利技术提供的混合晶圆键合结构及图像传感器的具体实施方式做详细说明。
[0015]为例解决目前国内尚无将逻辑晶圆和像素晶圆通过混合键合方式进行集成的量产经验，而目前用于集成逻辑晶圆和存储晶圆的混合键合工艺中辅助键合柱的添加随机性较高，随机摆放的辅助键合柱会影响CMOS图像传感器产品的光学性能的技术问题，本专利技术提供了一种可以减小辅助键合柱的摆放位置对器件光学性能的影响的混合晶圆键合结构。本专利技术所述混合晶圆键合结构包括：逻辑晶圆；像素晶圆，通过混合键合结构与所述逻辑晶圆键合，所述像素晶圆包括阵列排布的像素单元；所述混合键合结构包括形成于键合界面的辅助键合柱，每一所述辅助键合柱与一所述像素单元对应设置、并且位于所述像素单元的中心位置。
[0016]上述技术方案，通过根据像素晶圆中像素单元的排布方式、对应设置辅助键合柱在所述像素晶圆表面的位置与排布方式，使得每个像素单元上辅助键合柱的摆放方式相同，像素晶圆中每个像素单元受到的影响相同，从而可以减小辅助键合柱的摆放位置对器件光学性能的影响。
[0017]请参阅图1，其为本专利技术所述混合晶圆键合结构第一实施例的辅助键合柱的摆放位置示意图。如图1所示，在本实施例中，所述像素晶圆包括阵列排布的像素单元11，所述混合键合结构包括位于所述像素单元11中心位置的辅助键合柱12。所述像素单元11包括一个单色像素，所述单色像素为蓝光像素111、绿光像素112、或红光像素113中的一个，且每四个所述单色像素以蓝光像素111、绿光像素112、红光像素113、绿光像素112的次序呈四边形阵列排布。也即，每四个所述像素单元11呈四边形阵列排布形成拜尔滤色器(Bayer Filter)。拜尔滤色镜是将RGB滤色器排列在光电传感器的方格之上所形成的马赛克彩色滤色阵列(Color Filter Array，简称CFA)。拜尔滤色器的排列有50％是绿色，25％是红色，另外25％是蓝色，因此也称做RGBG，GRGB，或者RGGB。
[0018]在一些实施例中，所述辅助键合柱12的尺寸S12小于所述单色像素的尺寸S10，且两相邻所述辅助键合柱12中心之间的间距P10等于所述单色像素的尺寸S10。在本实施例中，所述单色像素的尺寸S10为1.22微米，所述像素单元包括一个单色像素，因此所述像素单元11的尺寸S11也为1.22微米。所述辅助键合柱12的尺寸S12小于1.22微米(例如可以为1微米)，两相邻所述辅助键合柱12中心之间的间距P10也为1.22微米。通过将每一辅助键合
柱12对应设置于所述像素单元11的中心位置，使所述辅助键合柱12规律性的摆放在像素晶圆上方，像素晶圆中每个像素单元受到的影响相同，从而可以减小所述辅助键合柱12对器件光学性能的影响。
[0019]请参阅图2，其为本专利技术所述混合晶圆键合结构第二实施例的辅助键合柱的摆放位置示意图。如图2所示，在本实施例中，所述像素晶圆包括阵列排布的像素单元21，所述混合键合结构包括位于所述像素单元21中心位置的辅助键合柱22。所述像素单元21包括四个呈四边形阵列排布的单色像素，且四个所述单色像素依次为蓝光像素211、绿光像素212、红光像素213、绿光像素212。
[0020]在一些实施例中，所述辅助键合柱22的尺寸S22大于所述单色像素的尺寸S20且小于所述单色像素尺寸S20的两倍，且两相邻所述辅助键合柱22中心之间的间距P20为所述单色像素的尺寸S20的两倍。在本实施例中，所述单色像素的尺寸S20为1.22微米，所述像素单元21由四个单色像素排布组成，即四边形的每条边上各有两个单色像素，因此本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种混合晶圆键合结构，其特征在于，包括：逻辑晶圆；像素晶圆，通过混合键合结构与所述逻辑晶圆键合，所述像素晶圆包括阵列排布的像素单元；所述混合键合结构包括形成于键合界面的辅助键合柱，每一所述辅助键合柱与一所述像素单元对应设置、并且位于所述像素单元的中心位置。2.根据权利要求1所述的混合晶圆键合结构，其特征在于，所述像素单元包括一个单色像素，所述单色像素为红光像素、蓝光像素、或绿光像素中的一个，且每四个所述单色像素以蓝光像素、绿光像素、红光像素、绿光像素的次序呈四边形阵列排布。3.根据权利要求2所述的混合晶圆键合结构，其特征在于，所述辅助键合柱的尺寸小于所述单色像素的尺寸，且两相邻所述辅助键合柱中心之间的间距等于所述单色像素的尺寸。4.根据权利要求1所述的混合晶圆键合结构，其特征在于，所述像素单元包括四个呈四边形阵列排布的单色像素，且四个所述单色像素依次为蓝光像素、绿光像素、红光像素、绿光像素。5.根据权利要求4所述的混合晶圆键合结构，其特征在于，所述辅助键合柱的尺寸大于所述单色像素的尺寸且小于所述单色像素尺寸的两倍，且两相邻所述辅助键合柱中心之间的间距为所述...

【专利技术属性】
技术研发人员：宋倩倩，王喜龙，洪齐元，
申请(专利权)人：芯盟科技有限公司，
类型：发明
国别省市：