一种半导体结构及其制造方法技术

本发明专利技术揭示了一种半导体结构及制造方法，所述方法包括：提供第一基板，所述第一基板包括安装于所述第一基板一个表面的第一锡球；在所述表面上安装第一芯片；将所述第一芯片与所述基板导通；在所述第一基板及所述第一芯片上注塑，形成第一封装层，覆盖所述第一基板、所述第一锡球以及所述第一芯片；在所述第一封装层中开设连接槽，暴露出所述第一锡球；以及在所述连接槽的内部进行第二锡球填充，直至所述第二锡球齐平或者超过所述第一封装层的上表面，以获得第一模组。本发明专利技术通过采用植球工艺将锡球填充到连接槽的内部，代替了传统的铜柱制造步骤，减少PoP封装制造的研发成本及研发周期。减少PoP封装制造的研发成本及研发周期。减少PoP封装制造的研发成本及研发周期。

【技术实现步骤摘要】
一种半导体结构及其制造方法


[0001]本专利技术涉及半导体领域，特别是涉及一种半导体结构及其制造方法。

技术介绍

[0002]PoP翻译为堆叠封装，主要特征是在芯片上安装芯片，一般的PoP封装结构为两层，通常顶层封装是小中心距的球栅阵列存储器，而底层封装是包含某种类型的逻辑器件或ASIC处理器，采用PoP封装可以节约板面积，有效改善了电性能，相对于裸芯片安装，省去了昂贵芯片测试问题并为手持设备制造商提供了更好的设计选择，可以把存储器和逻辑芯片相互匹配地安装起来——即使是来自不同制造商的产品。现有的PoP封装堆叠上下两层的芯片通过设置铜柱进行连接导通，使用铜柱连接容易破坏塑封层的结构且生产成本较高。
[0003]因此亟需一种半导体结构及其制造方法来解决以上问题

技术实现思路

[0004]本专利技术的目的在于，提供一种半导体结构及其制造方法，以解决传统PoP封装铜柱破坏塑封层的问题。
[0005]为解决上述技术问题，本专利技术提供一种半导体结构制造方法，包括：
[0006]S1、提供第一基板，所述第一基板包括安装于所述第一基板一个表面的第一锡球；
[0007]S2、在所述表面上安装第一芯片；
[0008]S3、将所述第一芯片与所述第一基板导通；
[0009]S4、在所述第一基板及所述第一芯片上注塑，形成第一封装层，覆盖所述第一基板、所述第一锡球以及所述第一芯片；
[0010]S5、在所述第一封装层中开设连接槽，暴露出所述第一锡球；以及
[0011]S6、在所述连接槽的内部进行第二锡球填充，直至所述第二锡球齐平或者超过所述第一封装层的上表面，以获得第一模组。
[0012]进一步的，在S6之后，还包括：提供第二模组，将所述第二模组设置于所述第一模组上并与所述第一模组电连接。
[0013]进一步的，所述提供第二模组包括：
[0014]提供第二基板；
[0015]在所述第二基板的一个表面上安装第二芯片；
[0016]将所述第二芯片与所述第二基板导通；以及
[0017]在所述第二基板及所述第二芯片上注塑，形成第二封装层。
[0018]进一步的，步骤S5中的开槽方式为激光开槽，所述开槽的位置与所述第一锡球位置匹配。
[0019]本专利技术还提供一种半导体结构，包括第一模组，所述第一模组具有第一基板，安装于所述第一基板一个表面的第一锡球和第一芯片，所述第一芯片与所述第一基板导通；
[0020]第一封装层，所述第一封装层覆盖所述第一基板、所述第一锡球以及所述第一芯
片；
[0021]在所述第一封装层中设置有连接槽，所述连接槽中设置有第二锡球，所述第二锡球与所述第一锡球电连接，所述第二锡球齐平或者超过所述第一封装层的上表面。
[0022]进一步的，还包括第二模组；
[0023]所述第二模组堆叠在所述第一模组上，且与所述第二锡球导通。
[0024]进一步的，所述第二模组具有第二基板，安装于所述第二基板一个表面的第二芯片，所述第二芯片与所述第二基板导通；
[0025]第二封装层，所述第二封装层覆盖所述第二基板以及所述第二芯片。
[0026]进一步的，所述第一封装层与所述第二封装层均为树脂。
[0027]进一步的，所述第二芯片通过第二键合线与所述第二基板连接。
[0028]进一步的，所述第一芯片通过第一键合线与所述第一基板连接。
[0029]相比于现有技术，本专利技术至少具有以下有益效果：
[0030]通过采用植球工艺将锡球填充到连接槽的内部，实现通过锡球作为连接导体，代替了传统的铜柱制造工艺，减少PoP封装制造的研发成本及研发周期。
[0031]进一步，通过预先形成第一锡球，有效降低连接槽的开槽难度，使得后续锡球的连接导通更为方便。
附图说明
[0032]图1为本专利技术半导体结构制造方法的流程图；
[0033]图2为本专利技术半导体结构制造方法步骤S1的示意图；
[0034]图3为本专利技术半导体结构制造方法步骤S2的示意图；
[0035]图4为本专利技术半导体结构制造方法步骤S3的示意图；
[0036]图5为本专利技术半导体结构制造方法步骤S4的示意图；
[0037]图6为本专利技术半导体结构制造方法步骤S5的示意图；
[0038]图7为本专利技术半导体结构制造方法步骤S6的示意图；
[0039]图8为本专利技术半导体结构第二模组的结构示意图；
[0040]图9为本专利技术半导体结构制造方法获得的半导体结构的示意图。
具体实施方式
[0041]下面将结合示意图对本专利技术的一种半导体结构及其制造方法进行更详细的描述，其中表示了本专利技术的优选实施例，应该理解本领域技术人员可以修改在此描述的本专利技术，而仍然实现本专利技术的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本专利技术的限制。
[0042]在下列段落中参照附图以举例方式更具体地描述本专利技术。根据下面说明和权利要求书，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。
[0043]如图1所示，本专利技术实施例提出了一种半导体结构制造方法，包括：
[0044]S1、提供第一基板，所述第一基板包括安装于所述第一基板一个表面的第一锡球；
[0045]S2、在所述表面上安装第一芯片；
[0046]S3、将所述第一芯片与所述第一基板导通；
[0047]S4、在所述第一基板及所述第一芯片上注塑，形成第一封装层，覆盖所述第一基板、所述第一锡球以及所述第一芯片；
[0048]S5、在所述第一封装层中开设连接槽，暴露出所述第一锡球；以及
[0049]S6、在所述连接槽的内部进行第二锡球填充，直至所述第二锡球齐平或者超过所述第一封装层的上表面，以获得第一模组。
[0050]在一个具体实施例中，请参考图2所示，在步骤S1中，所述第一基板10可以是单晶硅基板，多晶硅基板或者SOI基板，此外，所述第一基板中还可以设置有导电层，根据实际需要，还可以设置有埋层和离子注入层等等。所述第一锡球11与所述第一基板中的导电层相连接，例如设置在焊盘上。
[0051]接着，请参考图3所示，步骤S2中，所述第一芯片12与所述第一基板10之间可通过晶片黏结薄膜(未图示)连接，其具体设置工艺可以参考现有技术，此处省略描述。
[0052]请参考图4所示，步骤S3中，通过第一键合线13实现所述第一芯片12与所述第一基板10之间的导通。例如，所述第一键合线13可以是金线。
[0053]然后，请参考图5所示，步骤S4中，经过注塑后，形成了第一封装层14，所述第一封装层14主要起到保护作用。通常，所述第一封装层14为树脂材质。
[0054]之后，请参考图6所示，在所述第一封装层14上进行开槽，获得本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构制造方法，其特征在于，包括：S1、提供第一基板，所述第一基板包括安装于所述第一基板一个表面的第一锡球；S2、在所述表面上安装第一芯片；S3、将所述第一芯片与所述基板导通；S4、在所述第一基板及所述第一芯片上注塑，形成第一封装层，覆盖所述第一基板、所述第一锡球以及所述第一芯片；S5、在所述第一封装层中开设连接槽，暴露出所述第一锡球；以及S6、在所述连接槽的内部进行第二锡球填充，直至所述第二锡球齐平或者超过所述第一封装层的上表面，以获得第一模组。2.如权利要求1所述的半导体制造方法，其特征在于，在S6之后，还包括：提供第二模组，将所述第二模组设置于所述第一模组上并与所述第一模组电连接。3.如权利要求2所述的半导体制造方法，其特征在于，所述提供第二模组包括：提供第二基板；在所述第二基板的一个表面上安装第二芯片；将所述第二芯片与所述第二基板导通；以及在所述第二基板及所述第二芯片上注塑，形成第二封装层。4.如权利要求1所述的半导体制造方法，其特征在于，步骤S5中的开槽方式为激光开槽，所述开槽的位置与所述第一锡球位置匹配。5.一种半导体结...

【专利技术属性】
技术研发人员：蔡泊廷，魏信兴，蔡昕宏，张竞扬，
申请(专利权)人：无锡摩尔精英微电子技术有限公司，
类型：发明
国别省市：