一种减小光刻沟槽线宽极限的方法技术

本发明专利技术为一种减小光刻沟槽线宽极限的方法，属于半导体制备领域，克服了现有的光刻机线宽的限制，可替代采用更高精度的光刻机获得沟槽的方法，采用技术方案如下：步骤1，在半导体衬底表面形成下包层；步骤2，在所述下包层表面涂覆光刻胶，采用光刻工艺在光刻胶表面形成光刻胶图形；步骤3，利用湿法刻蚀或干法刻蚀，刻蚀不包覆光刻胶的下包层得到沟槽；步骤4，在步骤1得到的下包层表面和所述沟槽表面沉积隔离层，获得更小线宽沟槽。本发明专利技术通过在沟槽中沉积隔离层，通过隔离层减小沟槽宽度，从而得到更小线宽的沟槽结构，克服了光刻线宽的限制，即在使用更低分辨率的光刻机的情况下，就可以实现更高分辨率的光刻机才能达到的光刻线宽。线宽。线宽。

【技术实现步骤摘要】
一种减小光刻沟槽线宽极限的方法


[0001]本专利技术属于半导体制备领域，特别涉及一种减小光刻沟槽线宽极限的方法。

技术介绍

[0002]半导体领域的发展离不开光刻工艺。目前光刻机已从436nm G线光刻、365nm I线光刻、248nm深紫外光刻(DUV)、193nm ArF准分子光刻发展到13.5nm极紫外光刻(EUV)以及浸式光刻和电子束刻蚀(EBL)等。通常随着光刻机分辨率的提升，增加了刻蚀难度，进而提升刻蚀成本。现有处理方式如图1A至图1D所示，并不能有效减小沟槽宽度，不能克服技术困难。在控制成本的同时，即使用现成的较大线宽极限的光刻机得到更小线宽沟槽是目前半导体领域人员亟待解决的难题之一。

技术实现思路

[0003]针对现有的光刻机线宽的限制且采用高精度光刻机获得沟槽造成成本增加的问题，本专利技术提供一种减小波导线宽极限的方法，通过沉积隔离层克服了所使用的光刻机线宽限制的问题，获得更小的沟槽线宽。
[0004]本专利技术采用技术方案如下：一种减小光刻沟槽线宽极限的方法，包括：
[0005]步骤1，在半本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种减小光刻沟槽线宽极限的方法，其特征在于，包括：步骤1，在半导体衬底表面形成下包层；步骤2，在所述下包层表面涂覆光刻胶，采用光刻工艺在光刻胶表面形成光刻胶图形，所述光刻工艺为G线、I线、DUV、EUV或EBL光刻工艺；步骤3，利用湿法刻蚀或干法刻蚀，刻蚀不包覆光刻胶的下包层上表面，得到沟槽；步骤4，在步骤1得到的下包层表面和所述沟槽表面沉积隔离层，得到更小线宽的沟槽。2.根据权利要求1所述的减小光刻沟槽线宽极限的方法，其特征在于，所述隔离层的厚度为1
‑
300纳米，所述隔离层可为单层或多层结构，每层为二氧化硅、氮化硅、氮氧化硅、单晶硅或多晶硅中的一种。3.根据权利要求1所述的减小光刻沟槽线宽极限的方法，其特征在于，沉积隔离层的方式包括低压化学气相沉积高温氧化法、低压化学气相沉积低温氧化法、基于四乙氧基硅烷源的低压化学气相沉积法、基于四乙氧基硅烷源的等离子增强化学气相沉积法、低压化学气相沉积氮化硅、低压化学气相沉积氮氧化硅、硅气相外延生长和原子层沉积中的一种，沉积温度为100
‑
1300℃，沉积速度控制在0.1纳米/分钟到1...

【专利技术属性】
技术研发人员：刘骏秋，叶志超，贾海燕，
申请(专利权)人：杭州芯傲光电有限公司，
类型：发明
国别省市：