半导体器件及其制造方法技术

介绍了半导体器件及其制造方法，该方法在半导体衬底上方形成金属化层；在金属化层上方形成第一焊盘；在第一焊盘上方沉积一个或多个钝化层；以及穿过一个或多个钝化层并且至少部分穿过第一焊盘形成第一接合焊盘通孔。分穿过第一焊盘形成第一接合焊盘通孔。分穿过第一焊盘形成第一接合焊盘通孔。

【技术实现步骤摘要】
半导体器件及其制造方法


[0001]本申请的实施例涉及半导体器件及其制造方法。

技术介绍

[0002]由于各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度不断提高，半导体工业经历了快速增长。在大多数情况下，集成密度的这种提高来自于最小部件尺寸的重复减小(例如，将半导体工艺节点向20nm以下节点缩小)，这允许更多的组件集成至给定的区域中。随着最近对小型化、更高速度和更大带宽以及更低功耗和延迟的需求不断增长，对更小且更具创造性的半导体管芯封装技术的需求也在增长。
[0003]随着半导体技术的进一步发展，堆叠的半导体器件(例如，3D集成电路(3DIC))已经成为进一步减小半导体器件的物理尺寸的有效手段。在堆叠的半导体器件中，在不同的半导体晶圆上制造诸如逻辑、存储器、处理器电路等的有源电路。两个或多个半导体晶圆可以安装在彼此的顶部上以进一步减小半导体器件的形状因数。但是，期望这些器件进一步改进以及它们如何连接在一起，以进一步减小尺寸并且提高器件的操作特性。

技术实现思路

[0004]本申请的一些实施例提供了一种制造半导体器件的方法，所述方法包括：在半导体衬底上方形成金属化层；在所述金属化层上方形成第一焊盘；在所述第一焊盘上方沉积一个或多个钝化层；以及穿过所述一个或多个钝化层并且至少部分穿过所述第一焊盘形成第一接合焊盘通孔。
[0005]本申请的另一些实施例提供了一种制造半导体器件的方法，所述方法包括：在金属化层上方形成第一焊盘，所述第一焊盘具有圆化的外周和内周；在所述第一焊盘上方沉积多个钝化层；蚀刻穿过所述多个钝化层以形成延伸穿过所述第一焊盘而不暴露所述第一焊盘的开口；以及在所述开口中形成第一接合焊盘通孔。
[0006]本申请的又一些实施例提供了一种半导体器件，包括：金属化层，位于半导体衬底上方；第一焊盘，位于所述金属化层上方；多个钝化层，位于所述第一焊盘上方；以及第一接合焊盘通孔，延伸穿过所述多个钝化层并且至少部分穿过所述第一焊盘，其中，所述第一接合焊盘通孔远离所述半导体衬底延伸至少远至所述多个钝化层中的顶部一个钝化层。
附图说明
[0007]当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
[0008]图1示出了根据一些实施例沉积用于第一焊盘的层。
[0009]图2示出了根据一些实施例放置并且图案化光刻胶。
[0010]图3示出了根据一些实施例的利用光刻胶的图案化。
[0011]图4示出了根据一些实施例去除光刻胶。
[0012]图5示出了根据一些实施例沉积第一钝化层。
[0013]图6示出了根据一些实施例沉积第二钝化层。
[0014]图7示出了根据一些实施例的平坦化工艺。
[0015]图8示出了根据一些实施例沉积第三钝化层。
[0016]图9示出了根据一些实施例沉积第四钝化层。
[0017]图10示出了根据一些实施例沉积抗反射层。
[0018]图11示出了根据一些实施例放置光刻胶。
[0019]图12示出了根据一些实施例的蚀刻工艺。
[0020]图13示出了根据一些实施例放置另一光刻胶。
[0021]图14示出了根据一些实施例的利用另一光刻胶的蚀刻工艺。
[0022]图15示出了根据一些实施例沉积导电材料。
[0023]图16A至图16S示出了根据一些实施例的平坦化工艺以及平坦化工艺之后的特写视图。
[0024]图17示出了根据一些实施例的接合工艺。
[0025]图18示出了根据一些实施例放置光刻胶以形成第一焊盘。
[0026]图19A至图19B示出了根据一些实施例的蚀刻工艺以形成圆形第一焊盘。
[0027]图20示出了根据一些实施例的穿过第一焊盘形成开口。
[0028]图21A至图21B示出了根据一些实施例形成第一接合焊盘通孔。
[0029]图22A至图22X示出了根据一些实施例的第一接合焊盘通孔的不同实施例的顶视图。
[0030]图23示出了根据一些实施例的接合工艺。
[0031]图24示出了根据一些实施例形成第一焊盘。
[0032]图25示出了根据一些实施例形成第二焊盘。
[0033]图26示出了根据一些实施例的平坦化工艺。
[0034]图27示出了根据一些实施例沉积多个钝化层。
[0035]图28示出了根据一些实施例形成至金属化层的开口。
[0036]图29示出了根据一些实施例形成第一接合焊盘通孔。
[0037]图30A至图32B示出了根据一些实施例的第一焊盘和第二焊盘的顶视图。
[0038]图33示出了根据一些实施例的接合工艺。
[0039]图34示出了根据一些实施例的封装件中的接合焊盘通孔的实施例。
具体实施方式
[0040]以下公开内容提供了许多用于实现本专利技术的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各
个实施例和/或配置之间的关系。
[0041]此外，为了便于描述，本文可以使用诸如“在
…
之下”、“在
…
下方”、“下部”、“在
…
之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所描绘的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其它方式定向(旋转90度或在其它方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。
[0042]现在将在具体实施例中描述实施例，在具体实施例中，接合焊盘通孔嵌入在接合焊盘内或穿过接合焊盘，以当在5纳米节点和以下节点的集成电路器件上的系统中将器件接合在一起时帮助调制不期望的突起。但是，所介绍的实施例不旨在限于下面描述的精确实施例，因为实施例和思想可以在任何合适的器件或结构中实现。
[0043]现在参考图1，示出了半导体衬底101、金属化层103、第一阻挡层105、第一焊盘107以及位于半导体衬底101上方的第一蚀刻停止层109。在实施例中，半导体衬底101可以包括块状硅(掺杂或未掺杂的)或绝缘体上硅(SOI)衬底的有源层。通常，SOI衬底包括半导体材料层，诸如硅、锗、硅锗、SOI、绝缘体上硅锗(SGOI)或它们的组合。可以使用的其它衬底包括多层衬底、梯度衬底或混合取向衬底。
[0044]本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种制造半导体器件的方法，所述方法包括：在半导体衬底上方形成金属化层；在所述金属化层上方形成第一焊盘；在所述第一焊盘上方沉积一个或多个钝化层；以及穿过所述一个或多个钝化层并且至少部分穿过所述第一焊盘形成第一接合焊盘通孔。2.根据权利要求1所述的方法，其中，所述第一焊盘包括铝和铜。3.根据权利要求1所述的方法，其中，形成所述第一接合焊盘通孔形成具有圆化拐角的所述接合焊盘通孔。4.根据权利要求1所述的方法，还包括：将所述第一接合焊盘通孔接合至第二接合焊盘通孔。5.根据权利要求1所述的方法，还包括：在沉积所述一个或多个钝化层之前在所述第一焊盘上方沉积第一蚀刻停止层。6.根据权利要求1所述的方法，其中，形成所述第一接合焊盘通孔形成完全穿过所述第一焊盘并且不接触所述第一焊盘的所述第一接合焊盘通孔。7.根据权利要求1所述的方法，其中，形成所述第一接合焊盘通孔形成部分穿过所述第一焊盘并且...

【专利技术属性】
技术研发人员：蔡承祐，杨固峰，吴仓聚，邱文智，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：