【技术实现步骤摘要】
封装方法及封装结构
[0001]本专利技术实施例涉及半导体制造领域，尤其涉及一种封装方法及封装结构。
技术介绍
[0002]随着半导体制造技术的飞速发展，半导体器件为了达到更快的运算速度、更大的资料存储量以及更多的功能，半导体芯片向更高集成度方向发展。而半导体芯片的集成度越高，半导体器件的特征尺寸(CD，Critical Dimension)越小。MP3、移动电话、数码相机这些对存储要求越来越苛刻的产品，正寻求更小的封装尺寸和更高的存储密度。高端处理器也要求数据进出存储器的速度更快。为适应对性能和存储密度的要求，半导体产业已从2D封装转向电连接更短的3D封装。
[0003]硅通孔(Through Silicon Via，TSV)及相关技术正使3D封装工艺确立起来。TSV是通过在芯片和芯片之间、晶圆和晶圆之间制作垂直导通，实现芯片之间互连的最新技术。与以往的IC封装键合和使用凸点的叠加技术不同，TSV能够使芯片在三维方向堆叠的密度最大，外形尺寸最小，并且大大改善芯片速度和低功耗的性能。
技术实现思路
[...
【技术保护点】
【技术特征摘要】
1.一种封装结构，其特征在于，包括：第一晶圆，包括第一键合面；多个第一导电柱，贯穿所述第一晶圆；金属屏蔽柱，位于相邻所述第一导电柱之间且贯穿所述第一晶圆；键合于所述第一晶圆上的第二晶圆，包括第二键合面，所述第二键合面与所述第一键合面相对，所述第二键合面上形成有第一互连电极和第二互连电极，所述第一互连电极电连接所述第二晶圆中的器件，所述第二互连电极接地，所述第一导电柱与所述第一互连电极电连接，所述金属屏蔽柱与所述第二互连电极电连接。2.如权利要求1所述的封装结构，其特征在于，所述封装结构还包括：第二介质层，覆盖所述第一键合面；第三互连电极，贯穿所述第二介质层，且与所述第一导电柱电连接，所述第一互连电极与所述第三互连电极相对设置并电连接；第四互连电极，贯穿所述第二介质层，且与所述金属屏蔽柱电连接，所述第二互连电极与所述第四互连电极相对设置并电连接。3.如权利要求1所述的封装结构，其特征在于，所述第一晶圆包括相对的晶圆正面和晶圆背面，所述晶圆背面作为第一键合面；所述封装结构还包括：第一介质层，位于所述第一晶圆的晶圆正面；第一互连结构，贯穿所述第一介质层，所述第一互连结构位于所述第一导电柱顶部并与所述第一导电柱电连接；第二互连结构，贯穿所述第一介质层，所述第二互连结构位于所述金属屏蔽柱顶部并与所述金属屏蔽柱电连接。4.如权利要求3所述的封装结构，其特征在于，所述第一介质层包括覆盖所述晶圆正面的第一底部介质层、以及覆盖所述第一底部介质层的第一顶部介质层；所述第一互连结构包括：第二导电柱，位于所述第一导电柱顶部并贯穿所述第一底部介质层，所述第二导电柱在所述第一导电柱顶面的投影与所述第一导电柱顶面相重合；第五互连电极，贯穿所述第一顶部介质层，并与所述第二导电柱电连接；所述第二互连结构包括：子互连结构，位于所述金属屏蔽柱顶部并贯穿所述第一底部介质层，所述子互连结构与所述金属屏蔽柱电连接；第六互连电极，贯穿所述第一顶部介质层，并与所述子互连结构电连接。5.如权利要求1所述的封装结构，其特征在于，所述金属屏蔽柱的材料包括Cu、Co或W。6.如权利要求1所述的封装结构，其特征在于，相邻所述第一导电柱和金属屏蔽柱的间距为3μm至18μm。7.一种封装方法，其特征在于，包括：提供第一晶圆，所述第一晶圆包括第一待键合面；形成贯穿所述第一晶圆的多个第一导电柱和金属屏蔽柱，所述金属屏蔽柱位于相邻所述第一导电柱之间；提供第二晶圆，所述第二晶圆包括第二待键合面，所述第二待键合面上形成有第一互连电极和第二互连电极，所述第一互连电极用于电连接所述第二晶圆中的器件，所述第二互连电极接地；
将所述第一晶圆与第二晶圆相键合，所述第一待键合面与所述第二待键合面相对，所述第一导电柱与所述第一互连电极电连接，所述金属屏蔽柱与所述第二互连电极电连接。8.如权利要求7所述的封装方法，其特征在于，形成所述第一导电柱和金属屏蔽柱之后，将所述第一晶圆与第二晶圆相键合之前，所述封装方法还包括：形成覆盖所述第一待键合面的第二介质层；在所述第二介质层中形成覆盖所述第一导电柱的第三互连电极、以及覆盖所述金属屏蔽柱的第四互连电极；将所述第一晶圆与第二晶圆相键合的步骤中，所述第一互连电极与所述第三互连电极相对设置并电连接，所述第二互连电极与所述第四互连电极相对设置并电连接。9.如权利要求7所述的封装方法，其特征在于，提供所述第一晶圆的步骤中，...
【专利技术属性】
技术研发人员：马慧琳，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。