3D异构芯片的制备方法、3D异构芯片和衰减器技术

本发明专利技术提供一种3D异构芯片的制备方法、3D异构芯片和衰减器。该制备方法包括：获取第一IC芯片，第一IC芯片为III

【技术实现步骤摘要】
3D异构芯片的制备方法、3D异构芯片和衰减器


[0001]本专利技术涉及3D异构芯片设计
，尤其涉及一种3D异构芯片的制备方法、3D异构芯片和衰减器。

技术介绍

[0002]异构集成技术可以实现III
‑
V族化合物半导体和Si基互补金属氧化物半导体的优势互补，已经成为“后摩尔时代”复杂异构芯片的主流设计方向。在异构芯片设计中两种常用的半导体材料是GaAs和Si，前者属于III
‑
V族化合物，为第二代半导体材料，具有损耗低、效率高、噪声低等诸多优点。后者属于互补金属氧化物半导体，为第一代半导体材料，具有特征尺寸不断减小，截止频率不断提高的性能特点，已经成为射频电路和基带电路完美结合的最佳选择。基于GaAs
‑
Si基的3D异构芯片，可将GaAs和Si两种半导体材料有机结合，不仅可以具备两者优点，而且有利于减小芯片尺寸，降低设计成本。
[0003]在传统GaAs
‑
Si基3D异构芯片设计中，控制电路和主体电路之间传播的电磁波信号会耦合到上层硅基控制盖板中，并且主体电本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种3D异构芯片的制备方法，其特征在于，包括：获取第一IC芯片，所述第一IC芯片为III
‑
V族化合物半导体芯片；在所述第一IC芯片的下表面上的第一预设位置制备第一金属屏蔽层；获取第二IC芯片，所述第二IC芯片为Si基互补金属氧化物半导体芯片；在所述第二IC芯片的下表面上的第二预设位置制备第二金属屏蔽层；将所述第二IC芯片的下表面与所述第一IC芯片的上表面连接，获得3D异构芯片；其中，在将所述第二IC芯片的下表面与所述第一IC芯片的上表面连接时，所述第一预设位置与所述第二预设位置上下对应。2.如权利要求1所述的3D异构芯片的制备方法，其特征在于，在所述第二IC芯片的下表面上的第二预设位置制备第二金属屏蔽层之后，还包括：在所述第二金属屏蔽层上的第三预设位置制备至少一层屏蔽压点，以通过所述第一金属屏蔽层、所述至少一层屏蔽压点和所述第二金属屏蔽层在所述第一IC芯片和所述第二IC芯片之间形成等效矩形谐振腔；所述将所述第二IC芯片的下表面与所述第一IC芯片的上表面连接，获得3D异构芯片，包括：将所述第二IC芯片的下表面与所述第一IC芯片的上表面通过所述至少一层屏蔽压点键合，获得3D异构芯片。3.如权利要求2所述的3D异构芯片的制备方法，其特征在于，在所述第二IC芯片的下表面上的第二预设位置制备第二金属屏蔽层之后，还包括：在所述第二IC芯片的下表面上第二预设位置以外的第四预设位置制备至少一层功能压点；所述将所述第二IC芯片的下表面与所述第一IC芯片的上表面连接，获得3D异构芯片，包括：将所述第二IC芯片的下表面与所述第一IC芯片的上表面通过所述至少一层屏蔽压点与所述至少一层功能压点键合，获得3D异构芯片。4.如权利要求2所述的3D异构芯片的制备方法，其特征在于，所述等效矩形谐振腔的TE
101
模的谐振波长的计算公式为：其中，λ0为所述等效矩形谐振腔的TE
101
模的谐振波长，l为所述等效矩形谐振腔的TE
101
模的长，a为所述等效矩形谐振腔的TE
101...

【专利技术属性】
技术研发人员：韩玉鹏，刘海峰，王磊，要志宏，戴剑，刘乐乐，梁家铖，高显，苏辰飞，武世英，申靖轩，程泽普，王杰，杨宇峰，王树朋，
申请(专利权)人：中国电子科技集团公司第十三研究所，
类型：发明
国别省市：