一种实现直接存储器访问快速传输的装置及其方法制造方法及图纸

本发明专利技术公开了一种实现直接存储器访问快速传输的装置及其方法。该装置包括请求仲裁模块、传输控制模块、配置寄存器、中断控制模块；其中，请求仲裁模块接收外部设备的请求信号、传输控制模块的仲裁使能信号和应答使能信号、配置寄存器的配置信号，向传输控制模块发送通道配置信息和传输结束信号，并向外部设备发送确认信号；传输控制模块接收高级高性能总线发送的传输状态信号，向高级高性能总线发送读写信号；配置寄存器接收CPU发送的高级高性能总线的读写信号，向中断控制模块发送中断使能和清除信号；中断控制模块向外部设备发送状态信号。利用本发明专利技术，可以有效提高请求以及仲裁的处理速度，实现直接存储器访问的快速传输。实现直接存储器访问的快速传输。实现直接存储器访问的快速传输。

【技术实现步骤摘要】
一种实现直接存储器访问快速传输的装置及其方法


[0001]本专利技术涉及一种实现直接存储器访问快速传输的装置，同时也涉及一种实现直接存储器访问快速传输的方法，属于存储管理


技术介绍

[0002]直接存储器访问(Direct Memory Access，简称为DMA)的应用主要为了摆脱在SOC(System on Chip，系统级芯片)系统中外部设备对CPU的依赖，提高计算机系统的内部传输效率。通过使用DMA控制器，能够在内存
‑
外部设备、外部设备
‑
外部设备、内存
‑
内存之间自动传输数据。随着SOC系统的不断升级、工作频率的不断提高，要求DMA技术所实现的内部传输速度也要持续提高。
[0003]在公开号为CN114168504A的中国专利申请中，公开了一种基于AHB
‑
Lite总线的多通道DMA控制器。该多通道DMA控制器包括Master模块、通道控制模块、仲裁模块、响应模块、Slave模块、通道请求模块以及握手模块，Master模块用于产生对应的AHB
‑
Lite协议的控制信号，同时读取外部源设备数据或者将数据写入目的设备。但是，该多通道DMA控制器在对外部设备请求的清除方式中，是在数据传输完成后再清除请求。也就是说，需要等到整个外部设备
‑
内存模块或者内存
‑
外部设备模块数据传输完毕再发出结束信号，因此在工作效率方面仍有可提升的空间。
[0004]另外，在公开号为CN114328320A的中国专利申请中，公开了一种DMA数据传输方法，基于DMA数据发送指令，将第一设备数据交替写入至预划分的第一缓存区和第二缓存区中，以实现将第一设备数据发送至第二设备；基于DMA数据接收指令，交替读取预划分的第一缓存区和第二缓存区所缓存的第二设备数据，以实现第一设备接收第二设备数据。该DMA数据传输方法利用两个缓冲区来提高DMA工作效率，但是实施过程较为复杂，而且硬件开发成本较高。

技术实现思路

[0005]本专利技术所要解决的首要技术问题在于提供一种实现直接存储器访问快速传输的装置。
[0006]本专利技术所要解决的另一技术问题在于提供一种实现直接存储器访问快速传输的方法。
[0007]为实现上述技术目的，本专利技术采用以下的技术方案：
[0008]根据本专利技术实施例的第一方面，提供一种实现直接存储器访问快速传输的装置，包括请求仲裁模块、传输控制模块、配置寄存器、中断控制模块；其中，
[0009]所述请求仲裁模块接收外部设备向其发送的请求信号、传输控制模块向其发送的仲裁使能信号和应答使能信号、配置寄存器向其发送的配置信号，向所述传输控制模块发送通道配置信息和传输结束信号，向中断控制模块发送传输完成信号或传输一半信号，并向外部设备发送确认信号；
[0010]所述传输控制模块接收高级高性能总线发送的传输状态信号，向高级高性能总线发送读写信号；
[0011]所述配置寄存器接收CPU发送的高级高性能总线的读写信号，向中断控制模块发送中断使能和清除信号；
[0012]所述中断控制模块向外部设备发送状态信号。
[0013]其中较优地，所述请求仲裁模块包括请求优先级仲裁单元、时序控制单元、应答控制单元、多路选择器、传输计数器；其中，请求优先级仲裁单元接收外部设备发送的请求信号和时序控制单元发送的仲裁使能信号，向多路选择器发送仲裁结果，并向应答控制单元发送请求信号的电平状态；时序控制单元接收读写控制状态机发送的仲裁使能信号和应答使能信号，向应答控制单元发送应答使能信号；应答控制单元接收高级高性能总线的闲忙状态信号，并向外部设备发送确认信号。
[0014]其中较优地，所述多路选择器向读写控制状态机发送选定的通道配置信息，向传输计数器发送传输数量信息；所述传输计数器向读写状态机发送传输结束信号，并向中断控制模块发送传输完成信号或传输一半信号。
[0015]其中较优地，所述传输控制模块包括高级高性能总线控制单元、读写控制状态机和错误处理单元；其中，读写控制状态机向高级高性能总线控制单元发送读写使能信号，向错误处理单元发送读写状态信号。
[0016]其中较优地，所述错误处理单元接收高级高性能总线的传输状态信息和仲裁结果信息，向中断控制模块发送错误告警信号。
[0017]根据本专利技术实施例的第二方面，提供一种实现直接存储器访问快速传输的方法，包括如下步骤：
[0018]S1：在请求仲裁模块的时序控制单元中，将其工作时序设定为时序为读数据时，向请求优先级仲裁单元开启仲裁使能信号；时序为写数据时，向应答控制单元开启应答使能信号；
[0019]S2：配置外部设备所在DMA控制器通道的寄存器；
[0020]S3：开启外部设备的访问使能信号；
[0021]S4：外部设备向请求仲裁模块发送请求信号；
[0022]S5：请求仲裁模块中的请求优先级仲裁单元接收请求信号并进行仲裁；
[0023]S6：请求优先级仲裁单元根据仲裁结果向传输控制模块发送通道配置信息；
[0024]S7：传输控制模块中的读写控制状态机在接收到通道配置信息后，向高级高性能总线控制开启读写使能，对数据进行读写，同时读写控制状态机向请求仲裁模块中的时序控制单元开启仲裁使能信号和应答使能信号；
[0025]S8：时序控制单元根据当前时序，向请求优先级仲裁单元或应答控制单元开启仲裁使能信号或应答使能信号；
[0026]S9：外部设备接收请求仲裁模块发出的确认信号，并清除步骤S5中已被执行的请求信号；
[0027]S10：判断外部设备是否继续发送请求信号？如果是，由传输控制模块继续读写数据给外部设备；如果否，进入步骤S11；
[0028]S11：结束数据传输工作，向CPU发送结束信号。
[0029]其中较优地，所述步骤S1中，请求优先级仲裁在请求优先级仲裁单元中运行，读数据在传输控制模块中的读写控制状态机中运行，两项工作在同一时序内独立进行。
[0030]其中较优地，所述步骤S1中，确认信号的发送在应答控制单元中运行，写数据在传输控制模块中的读写控制状态机中运行，两项工作在同一时序内独立进行。
[0031]其中较优地，所述步骤S8中，时序为读数据时，时序控制单元向请求优先级仲裁单元开启仲裁使能信号；时序为写数据时，时序控制单元向应答控制单元开启应答使能信号。
[0032]其中较优地，所述步骤S10中，外部设备模块等待请求仲裁模块发出的确认信号预定周期后，根据外部设备的继续发送请求信号，判断是否需要继续向请求仲裁模块发送请求信号；若外部设备的发送请求为高电平，则继续向请求仲裁模块发送请求信号，所述传输控制模块继续读写数据给外部设备；若外部设备的发送请求信号为低电平，则不再向请求仲裁模块发送请求信号，进入步骤S11。
[0033]与现有技术相比较，本专利技术所提供的实现直接存储器访问本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种实现直接存储器访问快速传输的装置，其特征在于包括请求仲裁模块、传输控制模块、配置寄存器、中断控制模块；其中，所述请求仲裁模块接收外部设备向其发送的请求信号、传输控制模块向其发送的仲裁使能信号和应答使能信号、配置寄存器向其发送的配置信号，向所述传输控制模块发送通道配置信息和传输结束信号，向中断控制模块发送传输完成信号或传输一半信号，并向外部设备发送确认信号；所述传输控制模块接收高级高性能总线发送的传输状态信号，向高级高性能总线发送读写信号；所述配置寄存器接收CPU发送的高级高性能总线的读写信号，向中断控制模块发送中断使能和清除信号；所述中断控制模块向外部设备发送状态信号。2.如权利要求1所述的装置，其特征在于：所述请求仲裁模块包括请求优先级仲裁单元、时序控制单元、应答控制单元、多路选择器、传输计数器；其中，请求优先级仲裁单元接收外部设备发送的请求信号和时序控制单元发送的仲裁使能信号，向多路选择器发送仲裁结果，并向应答控制单元发送请求信号的电平状态；时序控制单元接收读写控制状态机发送的仲裁使能信号和应答使能信号，向应答控制单元发送应答使能信号；应答控制单元接收高级高性能总线的闲忙状态信号，并向外部设备发送确认信号。3.如权利要求2所述的装置，其特征在于：所述多路选择器向读写控制状态机发送选定的通道配置信息，向传输计数器发送传输数量信息；所述传输计数器向读写状态机发送传输结束信号，并向中断控制模块发送传输完成信号或传输一半信号。4.如权利要求1所述的装置，其特征在于：所述传输控制模块包括高级高性能总线控制单元、读写控制状态机和错误处理单元；其中，读写控制状态机向高级高性能总线控制单元发送读写使能信号，向错误处理单元发送读写状态信号。5.如权利要求4所述的装置，其特征在于：所述错误处理单元接收高级高性能总线的传输状态信息和仲裁结果信息，向中断控制模块发送错误告警信号。6.一种实现直接存储器访问快速传输的方法，基于权利要求1～5中任意一项所述的装置实现，其特征在于包括如下步骤：S1：在请求仲裁模块的时序控制单元中，将其工作时序设定为时序为读数据时，向请求优先级...

【专利技术属性】
技术研发人员：梁伟杰，何代明，李成武，徐佳帅，
申请(专利权)人：天津兆讯电子技术有限公司，
类型：发明
国别省市：