本公开涉及一种数据传输装置及系统。该装置包括：内存总线和外设总线，其中，所述内存总线用于将直接存储访问控制器和中央处理器对内存块的读写请求发送给所述内存块，所述外设总线用于将所述直接存储访问控制器和所述中央处理器对外部设备的读写请求发送给所述外部设备。本公开通过设置内存总线和外设总线，将直接存储访问控制器和中央处理器对内存块的读写请求，通过内存总线发送给内存块，将直接存储访问控制器和中央处理器对外部设备的读写请求，通过外设总线发送给外部设备，在同时发起针对外部设备和内存块的访问请求时，能够分别通过内存总线和外设总线使访问请求互不干扰的到达目标位置，降低冲突发生的概率，提高系统的整体处理速度。提高系统的整体处理速度。提高系统的整体处理速度。
【技术实现步骤摘要】
一种数据传输装置及系统
[0001]本公开涉及计算机
，尤其涉及一种数据传输装置及系统。
技术介绍
[0002]随着计算机技术的不断发展，短时间内需要处理的数据量不断增大，与此同时，人们对于数据传输速度的要求也不断提高。直接存储器访问（Direct Memory Access，DMA）作为外部设备和内存之间进行数据传输的一种传输机制，能够在不经过中央处理器（Central Processing Unit，CPU）的情况下实现数据传输。但是在现有技术中，同一时刻只能处理针对外部设备或内存中的一个的访问请求，而不能同时处理对外部设备和内存的访问请求，如果同时发起对外部设备和内存的访问请求，则会产生冲突，降低了系统的整体处理速度。
技术实现思路
[0003]为了解决上述技术问题，本公开提供了一种数据传输装置及系统。
[0004]本公开实施例的第一方面提供了一种数据传输装置，包括：内存总线和外设总线，其中，所述内存总线用于将直接存储访问控制器和中央处理器对内存块的读写请求发送给所述内存块，所述外设总线用于将所述直接存储访问控制器和所述中央处理器对外部设备的读写请求发送给所述外部设备。
[0005]在本公开一些实施例中，所述内存总线包括：与所述直接存储访问控制器连接的第一接口以及第一内存地址解码模块，所述第一内存地址解码模块，用于对所述直接存储访问控制器对所述内存块的第一读写请求进行解码，并从解码后的第一读写请求中提取所述内存块的地址；与所述中央处理器连接的第二接口以及第二内存地址解码模块，所述第二内存地址解码模块，用于对所述中央处理器对所述内存块的第二读写请求进行解码，并从解码后的第二读写请求中提取所述内存块的地址。
[0006]在本公开一些实施例中，所述内存总线还包括：与所述第一内存地址解码模块和所述第二内存地址解码模块连接的内存仲裁模块，用于对接收到的所述第一读写请求和所述第二读写请求进行仲裁，按照所述第一读写请求和所述第二读写请求的优先级将所述第一读写请求和所述第二读写请求发送给所述内存仲裁模块对应的内存块，其中，所述内存仲裁模块与所述内存块是一一对应的。
[0007]在本公开一些实施例中，所述内存仲裁模块包括：第一仲裁单元，用于在接收到的读写请求与正在处理的读写请求的发起方相同时，将所述接收到的读写请求的优先级确定为最高优先级；第二仲裁单元，用于在接收到的读写请求与正在处理的读写请求的发起方不同时，基于轮询调度算法确定所述接收到的读写请求的优先级。
[0008]在本公开一些实施例中，所述外设总线包括：与所述直接存储访问控制器连接的第一转接桥，用于将接收到的所述直接存储访
问控制器对所述外部设备的第三读写请求的结构转换成第一预设结构；第一外设地址解码模块，用于对结构转换后的第三读写请求进行解码，并从解码后的第三读写请求中提取所述外部设备的地址；与所述中央处理器连接的第二转接桥，用于将接收到的所述中央处理器对所述外部设备的第四读写请求的结构转换成第二预设结构；第二外设地址解码模块，用于对结构转换后的第四读写请求进行解码，并从解码后的第四读写请求中提取所述外部设备的地址。
[0009]在本公开一些实施例中，所述外设总线还包括：与所述第一外设地址解码模块和所述第二外设地址解码模块连接的外设仲裁模块，用于对接收到的所述第三读写请求和所述第四读写请求进行仲裁，按照所述第三读写请求和所述第四读写请求的优先级，将所述第三读写请求和所述第四读写请求发送给所述外设仲裁模块对应的外部设备，其中，所述外设仲裁模块与所述外部设备是一一对应的；与所述外部设备连接的同步处理模块，用于对所述外部设备返回的数据进行时钟同步处理，发送给所述直接存储访问控制器。
[0010]在本公开一些实施例中，所述同步处理模块包括：匹配单元，用于基于外部设备的地址与所述直接存储访问控制器中的通道的地址之间的映射关系，确定所述外部设备返回的数据中包含的外部设备的地址对应的目标通道的地址；第一发送单元，用于根据所述目标通道的地址，将所述外部设备返回的数据通过目标通道发送给所述直接存储访问控制器。
[0011]在本公开一些实施例中，所述直接存储访问控制器包括：与所述中央处理器连接的第三接口和寄存器，所述寄存器用于存储所述中央处理器发送的配置参数，所述配置参数用于对与所述寄存器连接的通道进行配置；所述通道，用于向预设仲裁模块发送读写请求，并接收所述预设仲裁模块返回的数据；所述预设仲裁模块，用于对通过所述通道发送的读写请求以及通过所述内存总线和所述外设总线返回的数据进行仲裁，按照优先级从高到低的顺序将所述读写请求发送给所述内存总线或所述外设总线，将所述数据发送给所述通道。
[0012]在本公开一些实施例中，所述通道包括：查询单元，用于基于所述配置参数查询是否存在与所述通道对应的读写请求；第二发送单元，用于在查询到与所述通道对应的读写请求时，将所述读写请求发送给所述预设仲裁模块。
[0013]在本公开一些实施例中，所述直接存储访问控制器还包括：多路复用模块，用于通过所述外设总线和所述内存总线，将接收到的所述预设仲裁模块发送的多条读写请求，转发给所述外部设备和所述内存块，并将所述外部设备和所述内存块返回的多组数据转发给所述预设仲裁模块。
[0014]本公开实施例的第二方面提供了一种数据传输系统，包括数据传输装置、直接存储访问控制器、中央处理器、内存块、外部设备；所述中央处理器与所述直接存储访问控制器连接，内存总线与所述内存块、所述
直接存储访问控制器、所述中央处理器连接，外设总线与所述外部设备、所述直接存储访问控制器、所述中央处理器连接。
[0015]本公开实施例提供的技术方案与现有技术相比具有如下优点：在本公开实施例提供的数据传输装置及系统中，通过设置内存总线和外设总线，将直接存储访问控制器和中央处理器对内存块的读写请求，通过内存总线发送给内存块，将直接存储访问控制器和中央处理器对外部设备的读写请求，通过外设总线发送给外部设备，在同时发起针对外部设备和内存块的访问请求时，能够分别通过内存总线和外设总线使访问请求互不干扰的到达目标位置，降低冲突发生的概率，提高系统的整体处理速度。
附图说明
[0016]此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。
[0017]为了更清楚地说明本公开实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0018]图1是本公开实施例提供的一种数据传输装置的结构示意图；图2是本公开实施例提供的一种内存总线的结构示意图；图3是本公开实施例提供的一种外设总线的结构示意图；图4是本公开实施例提供的一种直接存储访问控制器的结构示意图；图5是本公开实施例提供的一种数据传输系统的结构示意图。
具体实施方式
[00本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种数据传输装置，其特征在于，包括：内存总线和外设总线，其中，所述内存总线用于将直接存储访问控制器和中央处理器对内存块的读写请求发送给所述内存块，所述外设总线用于将所述直接存储访问控制器和所述中央处理器对外部设备的读写请求发送给所述外部设备。2.根据权利要求1所述的装置，其特征在于，所述内存总线包括：与所述直接存储访问控制器连接的第一接口以及第一内存地址解码模块，所述第一内存地址解码模块，用于对所述直接存储访问控制器对所述内存块的第一读写请求进行解码，并从解码后的第一读写请求中提取所述内存块的地址；与所述中央处理器连接的第二接口以及第二内存地址解码模块，所述第二内存地址解码模块，用于对所述中央处理器对所述内存块的第二读写请求进行解码，并从解码后的第二读写请求中提取所述内存块的地址。3.根据权利要求2所述的装置，其特征在于，所述内存总线还包括：与所述第一内存地址解码模块和所述第二内存地址解码模块连接的内存仲裁模块，用于对接收到的所述第一读写请求和所述第二读写请求进行仲裁，按照所述第一读写请求和所述第二读写请求的优先级将所述第一读写请求和所述第二读写请求发送给所述内存仲裁模块对应的内存块，其中，所述内存仲裁模块与所述内存块是一一对应的。4.根据权利要求3所述的装置，其特征在于，所述内存仲裁模块包括：第一仲裁单元，用于在接收到的读写请求与正在处理的读写请求的发起方相同时，将所述接收到的读写请求的优先级确定为最高优先级；第二仲裁单元，用于在接收到的读写请求与正在处理的读写请求的发起方不同时，基于轮询调度算法确定所述接收到的读写请求的优先级。5.根据权利要求1所述的装置，其特征在于，所述外设总线包括：与所述直接存储访问控制器连接的第一转接桥，用于将接收到的所述直接存储访问控制器对所述外部设备的第三读写请求的结构转换成第一预设结构；第一外设地址解码模块，用于对结构转换后的第三读写请求进行解码，并从解码后的第三读写请求中提取所述外部设备的地址；与所述中央处理器连接的第二转接桥，用于将接收到的所述中央处理器对所述外部设备的第四读写请求的结构转换成第二预设结构；第二外设地址解码模块，用于对结构转换后的第四读写请求进行解码，并从解码后的第四读写请求中提取所述外部设备的地址。6.根据权利要求5所述的装置，其特征在于，所述外设总线还包括：与所述第一外设地址解码模块和所述第二外设地址解码模块连接的外设仲...
【专利技术属性】
技术研发人员：赵轶楠，李介民，包冲，李壮，张东伟，梁学锋，
申请(专利权)人：北京国科环宇科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。