深沟槽隔离光电二极管的制造方法技术

本发明专利技术提供一种深沟槽隔离光电二极管的制造方法，提供衬底，在衬底上形成N型外延层以及位于N型外延层上的刻蚀阻挡层；在刻蚀阻挡层上形成光刻胶层，光刻打开光刻胶层，使得其下方的刻蚀阻挡层裸露，光刻胶层上打开的区域包括第一、二区域，每四个第一区域沿第二区域呈圆周分布，第二区域与其周围第二区域的距离为第一设计值；刻蚀裸露的刻蚀阻挡层及其下方的N型外延层形成第一凹槽，之后在第一凹槽上形成侧壁保护层，之后刻蚀第一凹槽的底部，刻蚀N型外延层形成第二凹槽；在第二凹槽上形成本征外延层，之后在本征外延层上形成第一P型外延层至侧壁保护层的底部。本发明专利技术减少各向同性刻蚀的量，减小N型外延层的损耗。减小N型外延层的损耗。减小N型外延层的损耗。

【技术实现步骤摘要】
深沟槽隔离光电二极管的制造方法


[0001]本专利技术涉及半导体
，特别是涉及一种深沟槽隔离光电二极管的制造方法。

技术介绍

[0002]传统的光电二极管是由光刻及IMP(离子注入)工艺形成光电二极管(photo diode)，但这会受到光刻胶的深宽比以及IMP注入深度和浓度的限制，使得光电二极管的感光度性能无法得到进一步的提升。
[0003]为纵向拓展P光电二极管的深度，目前采取的办法是通过外延的方式形成深层的光电二极管。通过在硅衬底上生长N型外延，再经过光刻与刻蚀形成深沟槽结构，再依次生长本征、P型外延将深沟槽封口和填平，最后通过传统CMOS工艺形成CMOS图像传感器。
[0004]请参阅图1，目前所采取的深沟槽和外延方案在进行完各向同性刻蚀后A处的缺陷严重，后续的清洗步骤很难完全清洗干净。并且会损耗N型外延层体积，从而降低了光电二极管的满阱容量。
[0005]为解决上述问题，需要提出一种新型的深沟槽隔离光电二极管的制造方法。

技术实现思路

[0006]鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种深沟槽隔离光电二极管的制造方法，用于解决现有技术中所采取的深沟槽和外延方案在进行完各向同性刻蚀后缺陷严重，后续的清洗步骤很难完全清洗干净，并且会损耗N型外延层体积，从而降低了光电二极管的满阱容量的问题。
[0007]为实现上述目的及其他相关目的，本专利技术提供一种深沟槽隔离光电二极管的制造方法，包括：
[0008]步骤一、提供衬底，在所述衬底上形成N型外延层以及位于所述N型外延层上的刻蚀阻挡层；
[0009]步骤二、在所述刻蚀阻挡层上形成光刻胶层，光刻打开所述光刻胶层，使得其下方的刻蚀阻挡层裸露，所述光刻胶层上打开的区域包括第一、二区域，每四个所述第一区域沿所述第二区域呈圆周分布，所述第二区域与其周围所述第二区域的距离为第一设计值；
[0010]步骤三、刻蚀裸露的所述刻蚀阻挡层及其下方的所述N型外延层形成第一凹槽，之后在所述第一凹槽上形成侧壁保护层，之后刻蚀所述第一凹槽的底部形成第二凹槽；
[0011]步骤四、在所述第二凹槽上形成本征外延层，之后利用各向异性刻蚀的方法刻蚀所述第一凹槽的底部，再利用各向同性刻蚀的方法刻蚀所述N型外延层形成第二凹槽；
[0012]步骤五、去除侧壁保护层和所述刻蚀阻挡层，在所述第一外延层上形成覆盖所述N型外延层的第二P型外延层，之后研磨所述第二P型外延层至所述N型外延层的上方。
[0013]优选地，步骤一中的所述衬底为硅衬底。
[0014]优选地，步骤一中的所述刻蚀阻挡层的材料为氮化硅或二氧化硅。
[0015]优选地，步骤二中所述第一、二区域的形状均为矩形。
[0016]优选地，步骤二中每个所述第一区域距所述第二区域的距离均相等。
[0017]优选地，步骤二中所述第一设计值为50至100纳米。
[0018]优选地，步骤二中所述第一、二区域靠近的一边的长度相等，其长度均为0.2至0.4微米。
[0019]优选地，步骤二中两所述第二区域间的距离为0.3至0.5微米。
[0020]优选地，步骤三中所述第一凹槽在所述N型外延层上的深度为0.3至0.8微米。
[0021]优选地，步骤三中所述侧壁保护层的材料为氮化硅或二氧化硅。
[0022]优选地，步骤三中所述第二凹槽在所述N型外延层上的深度为2.7至3.3微米。
[0023]如上所述，本专利技术的深沟槽隔离光电二极管的制造方法，具有以下有益效果：
[0024]本专利技术将N型外延层上刻蚀的区域由“X”型结构改成“口”型的“桥”结构，“桥”结构底部更易掏空，减少各向同性刻蚀的量，减小N型外延层的损耗；N型外延层上刻蚀的孔洞更多、更宽(N Epi损耗少，孔洞可以设计的更宽)，刻蚀量减少，刻蚀中产生的副产物更易排出，有利于后续的湿法清洗，减少缺陷数量。
附图说明
[0025]图1显示为现有技术的缺陷示意图；
[0026]图2显示为本专利技术的衬底及其上的结构示意图；
[0027]图3显示为本专利技术的打开刻蚀阻挡层示意图；
[0028]图4显示为本专利技术的形成第一凹槽示意图；
[0029]图5显示为本专利技术的形成侧壁保护层示意图；
[0030]图6显示为本专利技术的刻蚀第一凹槽底部示意图；
[0031]图7显示为本专利技术的形成第二凹槽示意图；
[0032]图8显示为本专利技术的形成本征外延层示意图；
[0033]图9显示为本专利技术的形成第一P型外延层示意图；
[0034]图10显示为本专利技术的去除侧壁保护层和刻蚀阻挡层示意图；
[0035]图11显示为本专利技术的形成第二P型外延层示意图；
[0036]图12显示为本专利技术的研磨第二P型外延层示意图；
[0037]图13显示为本专利技术的形成“桥”结构示意图；
[0038]图14显示为本专利技术的工艺流程示意图。
具体实施方式
[0039]以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。
[0040]请参阅图14，本专利技术提供一种深沟槽隔离光电二极管的制造方法，包括：
[0041]步骤一，提供衬底101，在衬底101上形成N型外延层102以及位于N型外延层102上的刻蚀阻挡层103，形成如图2所示的结构；
[0042]在本专利技术的实施例中，步骤一中的衬底101为硅衬底101。
[0043]在本专利技术的实施例中，步骤一中的刻蚀阻挡层103的材料为氮化硅或二氧化硅，通常二氧化硅草原高温炉管或化学气相沉积的方法形成，氮化硅采用化学气相沉积的方法形成。
[0044]步骤二，在刻蚀阻挡层103上形成光刻胶层，光刻打开光刻胶层，使得其下方的刻蚀阻挡层103裸露，光刻胶层上打开的区域包括第一、二区域，每四个第一区域A1沿第二区域A2呈圆周分布，请参阅图13，第一、二区域用于定义N型外延层102上的刻蚀区域，即四个第一区域A1组成一个“X”型结构，“X”型结构处的中心处设有“口”型的第二区域A2，在N型外延层102刻蚀后可以形成侧壁保护层104，第二区域A2与其周围第二区域A2的距离为第一设计值P1；
[0045]在本专利技术的实施例中，步骤二中第一、二区域的形状均为矩形，即四个第一区域A1均分为位于第二区域A2四边的一侧，第一区域A1与第二区域A2靠近的一边通常互相平行。
[0046]在本专利技术的实施例中，步骤二中每个第一区域A1距第二区域A2的距离均相等。
[0047]在本专利技术的实施例中，步骤二中第一设计值P1为50至100纳米。
[0048]在本专利技术的实施例中，步骤二中第一、二区域靠近的一边的长度相等，其长度P本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种深沟槽隔离光电二极管的制造方法，其特征在于，至少包括：步骤一、提供衬底，在所述衬底上形成N型外延层以及位于所述N型外延层上的刻蚀阻挡层；步骤二、在所述刻蚀阻挡层上形成光刻胶层，光刻打开所述光刻胶层，使得其下方的刻蚀阻挡层裸露，所述光刻胶层上打开的区域包括第一、二区域，每四个所述第一区域沿所述第二区域呈圆周分布，所述第二区域与其周围所述第二区域的距离为第一设计值；步骤三、刻蚀裸露的所述刻蚀阻挡层及其下方的所述N型外延层形成第一凹槽，之后在所述第一凹槽上形成侧壁保护层，之后利用各向异性刻蚀的方法刻蚀所述第一凹槽的底部，再利用各向同性刻蚀的方法刻蚀所述N型外延层形成第二凹槽；步骤四、在所述第二凹槽上形成本征外延层，之后在所述本征外延层上形成第一P型外延层至所述侧壁保护层的底部；步骤五、去除侧壁保护层和所述刻蚀阻挡层，在所述第一外延层上形成覆盖所述N型外延层的第二P型外延层，之后研磨所述第二P型外延层至所述N型外延层的上方。2.根据权利要求1所述的深沟槽隔离光电二极管的制造方法，其特征在于：步骤一中的所述衬底为硅衬底。3.根据权利要求1所述的深沟槽隔离光电二极管的制造方法，其特征在于：步骤一中的所述刻蚀阻挡层的材料为氮化硅或二氧化硅。4.根据权利要求1所述的深沟槽隔离...

【专利技术属性】
技术研发人员：赵德鹏，范晓，
申请(专利权)人：华虹半导体无锡有限公司，
类型：发明
国别省市：