半导体装置制造方法及图纸

本公开涉及一种半导体装置。在一种半导体装置中，第一级的芯片的算术电路对输入的N位(N＝4)选择信号执行预定算术运算。类似地，在总共M个级(M>N≥2，M＝16)上的芯片中，第二级和后续级的每个芯片的算术电路对前一级的芯片的算术电路的运算结果执行预定公共算术运算。设置在每个芯片中的确定电路对N位信号的位串执行预定公共逻辑运算，该N位信号是对应算术电路的运算结果，从而确定它是否是由选择信号选择的芯片。信号选择的芯片。信号选择的芯片。

【技术实现步骤摘要】
半导体装置
[0001]相关申请的交叉引用
[0002]于2021年12月24日提交的日本专利申请号2021
‑
211407的公开内容(包括说明书、附图和摘要)通过整体引用并入本文中。


[0003]本公开涉及半导体装置，并且适合用于例如具有其中堆叠有多个半导体芯片的堆叠结构的半导体装置。

技术介绍

[0004]近年来，已经开发了一种堆叠半导体装置，其中多个堆叠半导体芯片容纳在一个封装中并且半导体芯片通经由直通硅过孔(Si
‑
TSV)彼此连接。在这种类型的半导体装置中，需要从多个半导体芯片中选择要访问的半导体芯片。
[0005]下面列出了公开的技术。
[0006][专利文献1]日本未审查专利申请公开号2018
‑
055740
[0007][专利文献2]日本未审查专利申请公开号2012
‑
150565
[0008]具体地，在日本未审查专利申请公开号2018
‑
055740(专利文献1)中，为了向n个存储器芯片传输本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，包括：级联的M个级的模块，所述模块中的每个模块包括算术电路和确定电路；以及接口电路，被配置为输入N位选择信号(M>N≥2)，所述N位选择信号用于将所述M个级的所述模块中的任何模块选择到第一级的所述模块的所述算术电路，其中所述第一级的所述模块的所述算术电路对所述N位选择信号执行N位算术运算，其中第二级至第M级的所述模块中的每个模块的所述算术电路对N位信号执行与所述第一级的所述模块的所述算术电路的算术运算相同的N位算术运算，所述N位信号是前一级的所述模块的所述算术电路的运算结果，并且所述M个级的所述模块的相应算术电路的运算结果彼此不同，并且其中在所述M个级的所述模块中的每个模块中，所述确定电路接收作为所述算术电路的所述运算结果的所述N位信号的输入，并且确定所输入的所述N位信号的位串是否与针对所述M个级的所述模块共同确定的特定位串相匹配。2.一种半导体装置，包括：级联的M个级的模块，其中从第一级到第M
‑
1级的所述模块中的每个模块包括算术电路，以及其中所述M个级的所述模块中的每个模块包括确定电路，所述半导体装置还包括：接口电路，被配置为输入N位选择信号(M>N≥2)，所述N位选择信号用于将所述M个级的所述模块中的任何模块选择到所述第一级的所述模块的所述算术电路和所述确定电路，其中所述第一级的所述模块的所述算术电路对输入的N位选择信号执行N位算术运算，其中从第二级到第M
‑
1级的所述模块中的每个模块的所述算术电路对N位信号执行与所述第一级的所述模块的所述算术电路的算术运算相同的N位算术运算，所述N位信号是前一级的所述模块的所述算术电路的运算结果，并且相应模块的所述算术电路的运算结果彼此不同，其中所述第一级的所述模块的所述确定电路确定所输入的所述N位选择信号的位串是否与特定位串相匹配，并且其中第二级...

【专利技术属性】
技术研发人员：赤繁孝宪，山根一伦，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：