一种将DAC中的电阻高精度匹配的版图布局制造技术

一种将DAC中的电阻高精度匹配的版图布局，通过将总反馈电阻R0拆分成若干个分散布局反馈电阻R0

【技术实现步骤摘要】
一种将DAC中的电阻高精度匹配的版图布局


[0001]本专利技术涉及DAC中电阻版图布局技术，特别是一种将DAC中的电阻高精度匹配的版图布局。

技术介绍

[0002]DAC(Digital to analog converter)是数字模拟转换器。DAC作为锂电池保护芯片中的重要模块，对DAC输出的电压精度、速度等指标的要求也逐渐提高，其中需要特别注意电阻的匹配性和干扰性问题。电阻串联分压型DAC结构如图3所示，这种结构主要是通过R1～Rn分别与反馈电阻R0的比例大小来进行电阻分压，因此它们与R0的差距大小，会直接影响DAC输出电压的精度。一个N位的DAC需要2
N
个电阻，电阻阻值在芯片制造过程中会受应力梯度的影响，所以当DAC位数较大时，电阻的匹配摆放布局尤为重要。图3中包括比较器，比较器的正向输入端连接参考电压端Vref，比较器的负向输入端连接分压节点，分压节点第一路通过R0接地，第二路通过分压匹配电阻连接NMOS管的源极，NMOS管的栅极连接比较器的输出端，NMOS管的漏极连接电源电压VDD，R1～Rn中分布有第1选择节点至第n选择节点，第1选择节点位于R1与R2之间，第n选择节点位于Rn与NMOS管之间，第1选择节点通过第1选择开关S1连接译码器，第n选择节点通过第n选择开关Sn连接译码器，译码器输出第一数字信号D0至第N数字信号D
N
‑1，N为正整数。
[0003]图4是现有技术DAC中的电阻顺序摆放及其应力分布示意图。如图4所示，电阻R1～Rn按顺序摆放成一行，两端均设置有保护电阻Rdummy，两端Rdummy之间，R0位于这一行的最左边，往右依次为R1～Rn，Rn位于这一行的最右边。应力分布示意图上的这些圆周线其实是曲线，也称之为等压线，显示了管芯表面不同点的应力大小，每一条等压线上的点具有相等的应力梯度。应力梯度在中心位置具有最小值，随着向边缘移动应力梯度逐渐增加。以任意电阻为中心位置，受应力梯度影响，R1～Rn的电阻阻值与R0的电阻阻值差距较大，且R1～Rn本身电阻阻值也有较大差距。这将直接影响DAC的输出电压随着输入码字递增而不均匀，即实际LSB(Least Significant Bit，最低有效位)与理论值相比可能忽大忽小。

技术实现思路

[0004]本专利技术针对现有技术中存在的缺陷或不足，提供一种将DAC中的电阻高精度匹配的版图布局。
[0005]本专利技术的技术解决方案如下：
[0006]一种将DAC中的电阻高精度匹配的版图布局，其特征在于，包括若干行分压匹配电阻，每一行中的分压匹配电阻被划分成若干组，每一组中包括若干个分压匹配电阻，每一行的两端均设置有保护电阻，每一行中的相邻分压匹配电阻组之间均设置有分散布局反馈电阻，所有分散布局反馈电阻的根数之和等于总反馈电阻的总根数。
[0007]设分压匹配电阻行数为L，每行分压匹配电阻组数为K，每组分压匹配电阻个数为m，分压匹配电阻总数为n，所述总反馈电阻的总根数为R0，每一个分散布局反馈电阻的根数
R0
’
，则R0
’
＝R0/(L*(K
‑
1))，n＝m*K*L。
[0008]n个分压匹配电阻的序号为R1，R2，R3，
···
，Rn；第1行中的K个分压匹配电阻组的序号为第1组，第2组，
···
，第K组，第2行中的K个分压匹配电阻组的序号为第K+1组，第K+2组，
···
，第K+K组，其他行以此类推；第1组中m个分压匹配电阻序号为R1，R2，
···
，Rm，第2组中m个分压匹配电阻序号为Rm+1，Rm+2，
···
，Rm+m，其他组以此类推。
[0009]以每一行的中线为对称轴，分压匹配电阻奇数序号组分布在所述中线的左边，分压匹配电阻偶数序号组分布在所述中线的右边，近中线的序号数小于远中线的序号数。
[0010]所述对称轴位于每一行中居中的分散布局反馈电阻上。
[0011]以每一组中的中线为对称轴，组内分压匹配电阻奇数序号分布在所述中线的左边，组内分压匹配电阻偶数序号分布在所述中线的右边，近中线的序号数小于远中线的序号数。
[0012]所述对称轴位于每一组中居中的两个分压匹配电阻之间。
[0013]L*(K
‑
1)个R0
’
串联形成总反馈电阻R0，R1～Rn串联形成n个选择节点，所述n个选择节点以一对一的方式通过n个选择开关连接到译码器的n个输入端，所述译码器输出n个数字信号。
[0014]总反馈电阻R0的一端与R1的一端串联形成分压节点，R0的另一端接地，所述分压节点连接比较器的负向输入端，所述比较器的正向输入端连接参考电压端，所述比较器的输出端连接NMOS管的栅极，所述NMOS管的源极连接Rn，所述NMOS管的漏极连接电源电压端。
[0015]本专利技术的技术效果如下：本专利技术一种将DAC中的电阻高精度匹配的版图布局，通过将总反馈电阻R0拆分成若干个分散布局反馈电阻R0
’
，并以此为基础对所有分压匹配电阻进行分行和行内分组，有利于减小电阻阻值在芯片制造过程中因受应力梯度影响，从而降低DAC输出电压精度。
附图说明
[0016]图1是实施本专利技术一种将DAC中的电阻高精度匹配的版图布局结构示意图。DAC(Digital to analog converter)是数字模拟转换器。
[0017]图2是图1中第1组布局结构示意图。
[0018]图3是电阻串联分压型DAC电路原理示意图。
[0019]图4是现有技术DAC中的电阻顺序摆放及其应力分布示意图。
[0020]附图标记列示如下：Rdummy
‑
保护电阻；R0
‑
总反馈电阻或总反馈电阻的总根数；R1～Rn
‑
第1分压匹配电阻至第n分压匹配电阻，n为正整数；R0
’‑
分散布局反馈电阻(R0
’
＝R0/(L*(K
‑
1))，L是分压匹配电阻行数，K是每行分压电阻组数，每组分压匹配电阻个数为m，n＝m*K*L，例如64＝8*4*2，即64个电阻分为2行，每行4组，每组8个，第1组包括序号为1～8的8个电阻R1～R8，
…
，第8组包括序号为57～64的8个电阻R57～R64)；VDD
‑
电源电压；Vref
‑
参考电压端(连接比较器的正向输入端，比较器的负向输入端连接分压节点，分压节点第一路通过总反馈电阻R0接地，第二路通过分压匹配电阻连接NMOS管的源极，NMOS管的栅极连接比较器的输出端，NMOS管的漏极连接VDD)；S1～Sn
‑
第1选择开关至第n选择开关(S1的一端连接R1与R2之间的第1选择节点，另一端连接译码器；Sn的一端连接Rn与NMOS管之间的第n选择节点，另一端连接译本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种将DAC中的电阻高精度匹配的版图布局，其特征在于，包括若干行分压匹配电阻，每一行中的分压匹配电阻被划分成若干组，每一组中包括若干个分压匹配电阻，每一行的两端均设置有保护电阻，每一行中的相邻分压匹配电阻组之间均设置有分散布局反馈电阻，所有分散布局反馈电阻的根数之和等于总反馈电阻的总根数。2.根据权利要求1所述的将DAC中的电阻高精度匹配的版图布局，其特征在于，设分压匹配电阻行数为L，每行分压匹配电阻组数为K，每组分压匹配电阻个数为m，分压匹配电阻总数为n，所述总反馈电阻的总根数为R0，每一个分散布局反馈电阻的根数R0
’
，则R0
’
＝R0/(L*(K
‑
1))，n＝m*K*L。3.根据权利要求2所述的将DAC中的电阻高精度匹配的版图布局，其特征在于，n个分压匹配电阻的序号为R1，R2，R3，
···
，Rn；第1行中的K个分压匹配电阻组的序号为第1组，第2组，
···
，第K组，第2行中的K个分压匹配电阻组的序号为第K+1组，第K+2组，
···
，第K+K组，其他行以此类推；第1组中m个分压匹配电阻序号为R1，R2，
···
，Rm，第2组中m个分压匹配电阻序号为Rm+1，Rm+2，
···
，Rm+m，其他组以此类推。4.根据权利要求3所述的将DAC中的电阻高精度...

【专利技术属性】
技术研发人员：王莹，
申请(专利权)人：圣邦微电子北京股份有限公司，
类型：发明
国别省市：