一种立体集成化可扩展的AD采集模块和方法技术

本发明专利技术公开了一种立体集成化可扩展的AD采集模块和方法，模块包括FPGA、电平转换电路和AD芯片；所述AD芯片的输入控制端连接电平转换电路的输出端，所述电平转换电路的输入端连接FPGA的输出端；所述FPGA设置在底层基板的正面，底层基板的背面设置对外管脚；电平转换电路和AD芯片形成裸芯；所述裸芯设置在顶层基板上，裸片固定在顶层基板的两侧面，立体堆叠集成后，通过侧面刻线与底层基板相连，将对外信号引至底层基板引出。组装工艺上采用3D组合的方式，接口设计更加通用化，满足小型化设计和接口通用化的要求。接口通用化的要求。接口通用化的要求。

【技术实现步骤摘要】
一种立体集成化可扩展的AD采集模块和方法


[0001]本专利技术属于混合集成电路
，具体为一种立体集成化可扩展的AD采集模块和方法。

技术介绍

[0002]在卫星系统中，拥有大量的模拟量、电平量等遥测量状态信息，卫星需要周期性采集这些信息进行整星资源控制和调度。由于卫星资源昂贵，且对这类信息的实效性要求也不高，因此无需使用多组AD器件，采用同步并行采样的方式进行。现阶段基本采用多路选择切换至单路AD采集模式完成上述状态信息收集。目前，根据收集的信息，这类采集方法存在以下不足：
[0003]在该设计中，相邻通道之间的切换、AD的采样控制和启动、采集数据的平滑处理、采集状态的监测判断，都需要主控软件参与其中。主控CPU除了完成自己的调度任务外，还需要全程响应整个采样过程，这无形中增加了CPU的负荷。
[0004]而在嵌入式软件流控制过程中，软件延迟时间具有不确定性。因此，现在通用的作法是，在软件处理过程中会增加一定延时裕量的时间，以确保硬件完成相应的规定动作。通道间切换时间的稳定性、多次均值采样的时间间隔、主机访问时间均由主机软件确定。这些不确定因素不仅增加了CPU的参与时间，带来了隐形的消耗时间，导致AD采样时间也呈现波动，无法有效评估整个循环采样需要的时间。
[0005]此外，每台卫星需要的模拟量通道是不一样，因此，需要采集系统具有一定的扩展性，以适应性进行调整。而在卫星系统中，硬件通道是提前设计好的，若进行通道扩展，整个采集架构都需要进行对应的调整，需要消耗的硬件资源较大。
[0006]在同一个卫星上，针对不同的模拟量，按照应用需求，可能需要不同的采集范围和采集精度，往往需要多个不同的AD采集链路。因此，需要搭建不同的模拟量切换链路、AD采集控制电路，以匹配不同的AD器件。若直接在原有的链路上进行扩充，可扩展性不强。
[0007]不同的AD器件，具有不同的AD控制时序和不同的主机访问接口，AD控制接口要求各不一样，主机访问接口也五花八门，系统使用起来也颇不方便。
[0008]目前成熟的模拟量采集电路需要的元器件种类较多，一般涉及到多路选择器、AD转换器、精密运放和必要阻容，元器件数量也繁多。若采用电路搭建，需要采用平铺的设计架构，占用大量的布局面积和扇出面积，导致器件之间的布线变长，也不利于模拟量信号和数字量信号的隔离，对整个电路也加入了许多不确定因素。因此，目前的电路设计，在小型化设计领域不具有优势，无法满足新型综合电子系统小型化、集成化的要求。
[0009]综上所述，现有技术中的存在小型化、集成化不足，扩展化通用性不强，智能采集不高的技术问题。

技术实现思路

[0010]为了解决现有技术中存在的问题，本专利技术提供一种立体集成化可扩展的AD采集模
块，组装工艺上采用3D组合的方式，接口设计更加通用化，满足小型化设计和接口通用化的要求。
[0011]为实现上述目的，本专利技术提供如下技术方案：
[0012]一种立体集成化可扩展的AD采集模块，包括FPGA、电平转换电路和AD芯片；
[0013]所述AD芯片的输入控制端连接电平转换电路的输出端，所述电平转换电路的输入端连接FPGA的输出端；
[0014]所述FPGA设置在底层基板的正面，底层基板的背面设置对外管脚；电平转换电路和AD芯片形成裸芯；
[0015]所述裸芯设置在顶层基板上，裸片固定在顶层基板的两侧面，立体堆叠集成后，通过侧面刻线与底层基板相连，将对外信号引至底层基板引出。
[0016]优选的，所述FPGA与具有EMIF总线的处理器连接，并自适应总线时序访问要求。
[0017]优选的，所述FPGA的输出端与串行总线接口的处理器连接。
[0018]优选的，所述裸芯粘接在顶层基板的两侧面，并采用金丝键合。
[0019]优选的，所述FPGA的IO端口连接外部AD芯片，能进行控制功能扩展和AD通道扩展。
[0020]一种立体集成化可扩展的AD采集方法，包括以下过程，
[0021]处理器发出启动采样指令；FPGA接受采样指令；
[0022]FPGA控制选择AD芯片的采集通道进行切换和采集，将当前通道采集值输出给数据存储模块，并采集各种状态信号，将表征AD芯片采样状态的信号更新进状态寄存器，通过中断信号通知处理器响应，来读取相应的采集结果；
[0023]处理器按照查询方式或者响应中断，收集采集结果，完成AD采集。
[0024]优选的，FPGA控制选择AD芯片的采集通道进行通道选择，包括通道切换和使能，通过输出通道编号使能信号，使当前通道切换到对应的通道，并完成通道使能。
[0025]优选的，在采样过程中，进行多次采样后，去除最大值和最小值后，求取平均值，并将平均值作为当前通道采集值输出给数据存储模块。
[0026]优选的，AD芯片的每个采集通道均对应设置有单独的存储单元，将采集结果存储在对应的存储单元中。
[0027]优选的，所有的AD采样控制通过配置FPGA中相应的控制寄存器完成，在处理器发出采样指令后，采样过程中无需处理器参与。
[0028]与现有技术相比，本专利技术具有以下有益的技术效果：
[0029]本专利技术提供一种立体集成化可扩展的AD采集模块，通过立体集成、可扩展设计实现的AD采集模块，其模拟量采集接口、主机访问接口具备一定的扩展柔性，更加符合多变的系统访问要求。在工艺实现上，使用了立体集成堆叠的方式，使基板组装工艺更加可靠，完善了信号质量，使模拟量采集模块的实现更加智能、小型化和系统化，符合多变的系统使用要求。
附图说明
[0030]图1为LMAD77原理框图；
[0031]图2为LMAD77立体结构图；
[0032]图3为智能化采集流程图；
[0033]图4为采集通道扩展接口图。
具体实施方式
[0034]下面结合具体的实施例对本专利技术做进一步的详细说明，所述是对本专利技术的解释而不是限定。
[0035]如图1和图2所示，本专利技术的一种立体集成化可扩展的AD采集模块，包括FPGA、电平转换电路和AD芯片。
[0036]AD芯片的输入控制端端连接电平转换电路的输出端，电平转换电路的输入端连接FPGA的输出端；FPGA设置在底层基板的正面，底层基板的背面设置对外管脚。
[0037]裸芯(含电平转换电路、AD芯片)设置在顶层基板上，裸片固定在顶层基板的两侧面，立体堆叠集成后，通过侧面刻线与底层基板相连，将对外信号引至底层基板引出。
[0038]基板采用裸芯双面布局，模块采用两层基板立体集成，在一个封装体内实现了可扩展的多路AD采集功能。
[0039]在该模块的AD采集过程中，处理器启动采样之后，就无需参与采样过程，采集模块智能完成AD采样过程。处理器按照查询方式或者响应中断，收集采集结果，完成智能化的AD采集。
[0040]如图3所示，本专利技术一种立体集成化可扩展的AD采集方法，包本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种立体集成化可扩展的AD采集模块，其特征在于，包括FPGA、电平转换电路和AD芯片；所述AD芯片的输入控制端连接电平转换电路的输出端，所述电平转换电路的输入端连接FPGA的输出端；所述FPGA设置在底层基板的正面，底层基板的背面设置对外管脚；电平转换电路和AD芯片形成裸芯；所述裸芯设置在顶层基板上，裸片固定在顶层基板的两侧面，立体堆叠集成后，通过侧面刻线与底层基板相连，将对外信号引至底层基板引出。2.根据权利要求1所述的一种立体集成化可扩展的AD采集模块，其特征在于，所述FPGA与具有EMIF总线的处理器连接，并自适应总线时序访问要求。3.根据权利要求1所述的一种立体集成化可扩展的AD采集模块，其特征在于，所述FPGA的输出端与串行总线接口的处理器连接。4.根据权利要求1所述的一种立体集成化可扩展的AD采集模块，其特征在于，所述裸芯粘接在顶层基板的两侧面，并采用金丝键合。5.根据权利要求1所述的一种立体集成化可扩展的AD采集模块，其特征在于，所述FPGA的IO端口连接外部AD芯片，能进行控制功能扩展和AD通道扩展。6.一种立体集成化可扩展的AD采集方法，其特征在于，包括以下过程，处理器发出启动采样指令；F...

【专利技术属性】
技术研发人员：陈阳，吴生龙，黄桂龙，刘曦，余国强，
申请(专利权)人：西安微电子技术研究所，
类型：发明
国别省市：