本发明专利技术实施例公开了一种加速度计采样电路的设计方法、装置及电子设备。该方法的采样电路采用低温共烧陶瓷LTCC组件集成及分离子系统封装的设计，结合信号完整性分析、热分析进行优化处理，最终利用测试验证采样电路性能使其满足电路设计要求。通过本发明专利技术，解决了相关技术中使用多个分立的印制电路板实现采样电路功能，导致电路部分过于巨大与冗杂，严重制约加速度计系统的小型化发展的技术问题，达到了有效降低寄生电容及温度变化对电路器件的影响，增强采样电路的精度与稳定性，提升子系统的抗干扰能力，满足加速度计采样电路的小型化低功耗设计有重大需求的技术效果。型化低功耗设计有重大需求的技术效果。型化低功耗设计有重大需求的技术效果。
【技术实现步骤摘要】
一种加速度计采样电路的设计方法、装置及电子设备
[0001]本专利技术涉及加速度计系统设计领域，尤其涉及一种加速度计采样电路的设计方法、装置及电子设备。
技术介绍
[0002]石英挠性加速度计(简称加速度计)属于力反馈式加速度计，是一种敏感加速度的传感器，具有体积小、寿命长、性能稳定、测量精度高等特点，广泛应用于飞机、导弹、火箭、船舶、车辆的惯性导航系统和石油钻井、建筑、堤坝的倾角测量以及地震监测等。
[0003]石英挠性加速度计输出模拟电流，需要经过电流频率IF转换电路完成模数转换后，最终数字信息才能被系统利用。IF方案对定时脉冲源、恒流源的时间稳定性、温度稳定性和对称性具有很高的要求，因此方案成本很高。而低精度的IF方案对系统精度会带来很严重的损失。另外，作为惯性技术的重要组件，加速度计系统的小型化与低功耗是其发展的一个重要趋势，小型化厚膜集成后的加速度计系统能够节省空间、减轻重量、降低热耗，提高运载体的载荷能力，尤其是应用在航天火箭、飞机等高端运载体上时，可以有效地降低发射成本、减轻飞行器的消极质量。然而，现有方案要使用多个分立的印制电路板(Printed Circuit Board，PCB)实现采样电路功能，与表头约500mm2的小尺寸相比，电路部分过于巨大与冗杂，严重制约了整个加速度计系统的小型化发展。因此，加速度计采样电路的小型化低功耗设计有重大需求。
[0004]针对上述的问题，尚未提出有效地解决方案。
技术实现思路
[0005]本专利技术实施例提供了一种加速度计采样电路的设计方法、装置及电子设备，以至少解决相关技术中使用多个分立的印制电路板实现采样电路功能，导致电路部分过于巨大与冗杂，严重制约加速度计系统的小型化发展的技术问题。
[0006]根据本专利技术实施例的一个方面，提供了一种加速度计采样电路的设计方法，包括：步骤S1，设计加速度计的采样电路，并对所述采样电路分离出的目标子系统进行封装，其中，所述采样电路采用基板叠层形式的低温共烧陶瓷(Low Temperature Cofired Ceramic，LTCC)组件；步骤S2，对所述采样电路的信号完整性进行分析，得到布线优化准则，其中，使用所述布线优化准则调整所述采样电路的布线；步骤S3，对所述目标子系统进行热分析，得到所述目标子系统的优化布局方案，其中，所述目标子系统至少包括数字子系统与模拟子系统；步骤S4，先将所述数字子系统、所述模拟子系统分别进行组装，再将所述数字子系统与所述模拟子系统进行互联组装，得到目标采样电路；步骤S5，对所述目标采样电路进行测试，确定所述目标采样电路满足电路设计要求。
[0007]可选地，所述布线优化准则包括以下至少之一：两个信号层间设置屏蔽层；采用全直线引线，弯折时采用45
°
折线；减少相邻传输线平行长度；加宽加粗地线；在高频器件外围接高频去耦电容；减小器件间引线长度并减少过孔数量；地线布置为闭环路。
[0008]可选地，对所述目标子系统进行热分析，得到所述目标子系统的优化布局方案，包括：对所述目标子系统进行建模，得到目标子系统模型；获取所述目标子系统模型的功率器件在不同位置的温度场分布；根据所述温度场分布，确定所述功率器件的最优布局方式作为所述优化布局方案。
[0009]可选地，将所述数字子系统与所述模拟子系统进行互联组装采用的布线策略包括以下至少之一：缩短高频输入路径与高频输出路径；两个差分运算放大器的相反电源引脚间放置电容；缩短所述差分运算放大器的输出端与所述输出端连接电阻的路径。
[0010]可选地，对所述目标采样电路进行测试，确定所述目标采样电路满足电路设计要求，包括：对所述目标采样电路进行寄生电容影响测试，提取所述目标采样电路的线路参数，若所述线路参数与理论线路参数之间的误差在阈值范围内，则确定所述目标采样电路的寄生参数满足电路设计要求；和/或，对所述目标采样电路进行0g/
±
1g输出稳定性测试，得到输出稳定性曲线，并根据所述输出稳定性曲线，确定所述目标采样电路的输出稳定性满足电路设计要求。
[0011]根据本专利技术实施例的另一个方面，还提供了一种加速度计采样电路的设计装置，包括：第一处理模块，用于设计加速度计的采样电路，并对所述采样电路分离出的目标子系统进行封装，其中，所述采样电路采用基板叠层形式的低温共烧陶瓷LTCC组件；第二处理模块，用于对所述采样电路的信号完整性进行分析，得到布线优化准则，其中，使用所述布线优化准则调整所述采样电路的布线；第三处理模块，用于对所述目标子系统进行热分析，得到所述目标子系统的优化布局方案，其中，所述目标子系统至少包括数字子系统与模拟子系统；第四处理模块，用于先将所述数字子系统、所述模拟子系统分别进行组装，再将所述数字子系统与所述模拟子系统进行互联组装，得到目标采样电路；第五处理模块，用于对所述目标采样电路进行测试，确定所述目标采样电路满足电路设计要求。
[0012]可选地，所述第三处理模块包括：建模单元，用于对所述目标子系统进行建模，得到目标子系统模型；获取单元，用于获取所述目标子系统模型的功率器件在不同位置的温度场分布；确定单元，用于根据所述温度场分布，确定所述功率器件的最优布局方式作为所述优化布局方案。
[0013]可选地，所述第五处理模块包括：第一测试单元，用于对所述目标采样电路进行寄生电容影响测试，提取所述目标采样电路的线路参数，若所述线路参数与理论线路参数之间的误差在阈值范围内，则确定所述目标采样电路的寄生参数满足电路设计要求；和/或，第二测试单元，用于对所述目标采样电路进行0g/
±
1g输出稳定性测试，得到输出稳定性曲线，并根据所述输出稳定性曲线，确定所述目标采样电路的输出稳定性满足电路设计要求。
[0014]根据本专利技术实施例的另一个方面，还提供了一种电子设备，包括：处理器；用于存储处理器可执行指令的存储器；其中，所述处理器被配置为执行上述中任意一项所述的加速度计采样电路的设计方法。
[0015]根据本专利技术实施例的另一个方面，还提供了一种计算机可读存储介质，所述计算机可读存储介质包括存储的程序，其中，在所述程序运行时控制所述计算机可读存储介质所在设备执行上述中任意一项所述的加速度计采样电路的设计方法。
[0016]在本专利技术实施例中，采用设计加速度计的采样电路，并对采样电路分离出的目标子系统进行封装，其中，采样电路采用基板叠层形式的低温共烧陶瓷LTCC组件；对采样电路
的信号完整性进行分析，得到布线优化准则，其中，使用布线优化准则调整采样电路的布线；对目标子系统进行热分析，得到目标子系统的优化布局方案，其中，目标子系统至少包括数字子系统与模拟子系统；先将数字子系统、模拟子系统分别进行组装，再将数字子系统与模拟子系统进行互联组装，得到目标采样电路；对目标采样电路进行测试，确定目标采样电路满足电路设计要求。也就是说，本专利技术实施例的采样电路采用低温共烧陶瓷LTCC组件集成及分离子系统封装的设计，结合信号完整性分析、热分析进行优化处理本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种加速度计采样电路的设计方法，其特征在于，包括：步骤S1，设计加速度计的采样电路，并对所述采样电路分离出的目标子系统进行封装，其中，所述采样电路采用基板叠层形式的低温共烧陶瓷LTCC组件；步骤S2，对所述采样电路的信号完整性进行分析，得到布线优化准则，其中，使用所述布线优化准则调整所述采样电路的布线；步骤S3，对所述目标子系统进行热分析，得到所述目标子系统的优化布局方案，其中，所述目标子系统至少包括数字子系统与模拟子系统；步骤S4，先将所述数字子系统、所述模拟子系统分别进行组装，再将所述数字子系统与所述模拟子系统进行互联组装，得到目标采样电路；步骤S5，对所述目标采样电路进行测试，确定所述目标采样电路满足电路设计要求。2.根据权利要求1所述的方法，其特征在于，所述布线优化准则包括以下至少之一：两个信号层间设置屏蔽层；采用全直线引线，弯折时采用45
°
折线；减少相邻传输线平行长度；加宽加粗地线；在高频器件外围接高频去耦电容；减小器件间引线长度并减少过孔数量；地线布置为闭环路。3.根据权利要求1所述的方法，其特征在于，对所述目标子系统进行热分析，得到所述目标子系统的优化布局方案，包括：对所述目标子系统进行建模，得到目标子系统模型；获取所述目标子系统模型的功率器件在不同位置的温度场分布；根据所述温度场分布，确定所述功率器件的最优布局方式作为所述优化布局方案。4.根据权利要求1所述的方法，其特征在于，将所述数字子系统与所述模拟子系统进行互联组装采用的布线策略包括以下至少之一：缩短高频输入路径与高频输出路径；两个差分运算放大器的相反电源引脚间放置电容；缩短所述差分运算放大器的输出端与所述输出端连接电阻的路径。5.根据权利要求1至4中任意一项所述的方法，其特征在于，对所述目标采样电路进行测试，确定所述目标采样电路满足电路设计要求，包括：对所述目标采样电路进行寄生电容影响测试，提取所述目标采样电路的线路参数，若所述线路参数与理论线路参数之间的误差在阈值范围内，则确定所述目标采样电路的寄生参数满足电路设计要求；和/或，对所述目标采样电路进行0g/
±
1g输出稳定性测试，得到输出稳定性曲线，并根据所述输...
【专利技术属性】
技术研发人员：蔡辉，冉龙俊，张立彪，高世涛，
申请(专利权)人：中国人民解放军九六九零一部队三一分队，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。