薄膜晶体管及其制备方法、显示面板、显示装置制造方法及图纸

本申请公开了一种薄膜晶体管及其制备方法、显示面板、显示装置，涉及显示技术领域。该薄膜晶体管包括遮挡层，第一绝缘层，半导体层，第二绝缘层以及电极层。电极层中的第一电极图案所传输的信号的电位和遮挡层的目标部分所传输的信号的电位不同，因此半导体层可以在第一电极图案和目标部分所产生的电场的作用下，其表面产生载流子通道，减小了半导体层的阻抗，提高薄膜晶体管的开态电流。并且，薄膜晶体管的开态电流的提高可以提高显示装置的刷新率，保证显示装置的显示画质和流畅性，显示装置的显示效果较好。置的显示效果较好。置的显示效果较好。

【技术实现步骤摘要】
薄膜晶体管及其制备方法、显示面板、显示装置


[0001]本申请涉及显示
，特别涉及一种薄膜晶体管及其制备方法、显示面板、显示装置。

技术介绍

[0002]薄膜晶体管(thin film transistor，TFT)是显示装置中，设置在衬底基板上用于驱动像素发光的器件。
[0003]相关技术中，TFT一般包括依次设置在衬底基板上的半导体层、栅绝缘层、栅极层以及与该有源层连接的源漏极层。其中，半导体层中与栅极层重叠的部分即为TFT的沟道。为了保证显示装置的显示画质和流畅性，通常需要使得显示装置具有高的刷新率。通常情况下，TFT的开态电流的大小与显示装置的刷新率正相关，因此为了实现显示装置的高刷新率，需要提高TFT的开态电流的大小。
[0004]但是，由于栅极层对半导体层的影响，因此无法对半导体层进行有效的导体化，进而会导致半导体层的阻抗偏大，TFT的开态电流较小，显示装置的显示效果较差。

技术实现思路

[0005]本申请提供了一种薄膜晶体管及其制备方法、显示面板、显示装置，可以解决相关技术中由于TFT的开态电流较小导致显示装置的显示效果较差的问题。所述技术方案如下：
[0006]一方面，提供了一种薄膜晶体管，所述薄膜晶体管包括：
[0007]位于衬底基板上且沿远离所述衬底基板的一侧依次层叠的遮挡层，第一绝缘层，半导体层，第二绝缘层以及电极层；
[0008]其中，所述电极层包括第一电极图案，第二电极图案和第三电极图案，所述第三电极图案位于所述第一电极图案和所述第二电极图案之间，且与所述第一电极图案和所述第二电极图案之间均具有间隔；
[0009]所述第一电极图案在所述衬底基板上的正投影，与所述半导体层在所述衬底基板上的正投影以及所述遮挡层的目标部分在所述衬底基板上的正投影均至少部分重叠，且所述第一电极图案和所述半导体层通过所述第二绝缘层中的第一过孔电连接，所述第一电极图案所传输的信号的电位和所述目标部分所传输的信号的电位不同；
[0010]所述第二电极图案在所述衬底基板上的正投影与所述半导体层在所述衬底基板上的正投影至少部分重叠，且所述第二电极图案和所述半导体层通过所述第二绝缘层中的第二过孔电连接。
[0011]可选的，所述遮挡层具有第一遮挡结构和第二遮挡结构，所述第一遮挡结构和所述第二遮挡结构相交设置，且为一体结构；
[0012]所述第一遮挡结构在所述衬底基板上的正投影覆盖所述薄膜晶体管的沟道区，所述薄膜晶体管的沟道区为所述第三电极图案在所述衬底基板上的正投影和所述半导体层在所述衬底基板上的正投影的重叠区，所述第一遮挡结构为所述目标部分；
[0013]所述第二遮挡结构在所述衬底基板上的正投影与所述第三电极图案在所述衬底基板上的正投影至少部分重叠，且所述第二遮挡结构和所述第三电极图案通过所述第一绝缘层中的第三过孔和所述第二绝缘层中的第四过孔电连接。
[0014]可选的，所述半导体层包括沿第一方向排布且为一体结构的第一半导体结构，第二半导体结构和第三半导体结构；
[0015]所述第一半导体结构在所述衬底基板上的正投影覆盖所述第一过孔在所述衬底基板上的正投影；
[0016]所述第二半导体结构在所述衬底基板上的正投影位于所述第一遮挡结构在所述衬底基板上的正投影内；
[0017]所述第三半导体结构在所述衬底基板上的正投影覆盖所述第二过孔在所述衬底基板上的正投影。
[0018]可选的，所述第一遮挡结构为沿所述第一方向延伸的条状结构，所述第二遮挡结构为沿第二方向延伸的条状结构，所述第一方向和所述第二方向垂直；所述第一遮挡结构具有沿第二方向延伸且相对设置的第一目标边界和第二目标边界，所述第一目标边界相对于所述第二目标边界靠近所述第一半导体结构，第二目标边界相对于所述第一目标边界靠近所述第三半导体结构；
[0019]所述第一半导体结构具有沿第一方向延伸的第一边界和第二边界，以及沿第二方向延伸的第三边界；所述第一边界和所述第二边界之间的距离大于所述第一遮挡结构沿所述第二方向的长度；在所述第一方向上，所述第三边界相对于所述第一目标边界更远离所述第三半导体结构；
[0020]所述第三半导体结构具有沿所述第一方向延伸的第四边界和第五边界，以及沿所述第二方向延伸的第六边界；所述第四边界和所述第五边界之间的距离大于所述第一遮挡结构沿所述第二方向的长度；在所述第一方向上，所述第六边界相对于所述第二目标边界更远离所述第一半导体结构；
[0021]所述第二半导体结构沿所述第二方向的长度小于所述第一遮挡结构沿所述第二方向的长度。
[0022]可选的，所述第三电极图案为沿所述第二方向延伸的条状结构；
[0023]所述第三电极图案位于所述沟道区的部分沿所述第一方向的长度小于或等于所述第二半导体结构沿所述第一方向的长度。
[0024]可选的，所述第二遮挡结构在所述衬底基板上的正投影与所述半导体层在所述衬底基板上的正投影不重叠。
[0025]可选的，所述第一过孔在所述衬底基板上的正投影包括：和所述第一电极图案在所述衬底基板上的正投影重叠的第一孔区，以及和所述第一电极图案在所述衬底基板上的正投影不重叠的第二孔区，所述第二孔区用于露出所述第一半导体结构的至少部分；
[0026]所述第二过孔在所述衬底基板上的正投影包括：和所述第二电极图案在所述衬底基板上的正投影重叠的第三孔区，以及和所述第二电极图案在所述衬底基板上的正投影不重叠的第四孔区，所述第四孔区用于露出所述第三半导体结构的至少部分。
[0027]可选的，所述第一绝缘层还具有第五过孔；
[0028]所述第五过孔在所述衬底基板上的正投影和所述第一过孔在所述衬底基板上的
正投影至少部分重叠，所述第一电极图案和所述目标部分通过所述第一过孔和所述第五过孔电连接。
[0029]可选的，所述遮挡层具有两两间隔设置的第三遮挡结构，第四遮挡结构和第五遮挡结构；
[0030]所述第三遮挡结构在所述衬底基板上的正投影覆盖所述第一过孔在所述衬底基板上的正投影，所述第三遮挡结构为所述目标部分；
[0031]所述第四遮挡结构在所述衬底基板上的正投影覆盖所述薄膜晶体管的沟道区，所述薄膜晶体管的沟道区为所述第三电极图案在所述衬底基板上的正投影和所述半导体层在所述衬底基板上的正投影的重叠区；所述第四遮挡结构在所述衬底基板上的正投影与所述第三电极图案在所述衬底基板上的正投影至少部分重叠，且所述第四遮挡结构和所述第三电极图案通过所述第一绝缘层中的第三过孔和所述第二绝缘层中的第四过孔电连接；
[0032]所述第五遮挡结构在所述衬底基板上的正投影覆盖所述第二过孔在所述衬底基板上的正投影。
[0033]可选的，所述第一绝缘层还具有第六过孔；
[0034]所述第六过孔在所述衬底基板上的正投影和所述第二过孔在所述衬底基板上的正投影至少部分重叠，所述第二电极图案和所述第五遮挡结构通过所述第二过孔和所述第六过孔电连接。...

【技术保护点】

【技术特征摘要】
1.一种薄膜晶体管，其特征在于，所述薄膜晶体管(1)包括：位于衬底基板(2)上且沿远离所述衬底基板(2)的一侧依次层叠的遮挡层(101)，第一绝缘层(102)，半导体层(103)，第二绝缘层(104)以及电极层(105)；其中，所述电极层(105)包括第一电极图案(1051)，第二电极图案(1052)和第三电极图案(1053)，所述第三电极图案(1053)位于所述第一电极图案(1051)和所述第二电极图案(1052)之间，且与所述第一电极图案(1051)和所述第二电极图案(1052)之间均具有间隔；所述第一电极图案(1051)在所述衬底基板(2)上的正投影，与所述半导体层(103)在所述衬底基板(2)上的正投影以及所述遮挡层(101)的目标部分在所述衬底基板(2)上的正投影均至少部分重叠，且所述第一电极图案(1051)和所述半导体层(103)通过所述第二绝缘层(104)中的第一过孔(104a)电连接，所述第一电极图案(1051)所传输的信号的电位和所述目标部分所传输的信号的电位不同；所述第二电极图案(1052)在所述衬底基板(2)上的正投影与所述半导体层(103)在所述衬底基板(2)上的正投影至少部分重叠，且所述第二电极图案(1052)和所述半导体层(103)通过所述第二绝缘层(104)中的第二过孔(104b)电连接。2.根据权利要求1所述的薄膜晶体管，其特征在于，所述遮挡层(101)具有第一遮挡结构(1011a)和第二遮挡结构(1012a)，所述第一遮挡结构(1011a)和所述第二遮挡结构(1012a)相交设置，且为一体结构；所述第一遮挡结构(1011a)在所述衬底基板(2)上的正投影覆盖所述薄膜晶体管(1)的沟道区，所述薄膜晶体管(1)的沟道区为所述第三电极图案(1053)在所述衬底基板(2)上的正投影和所述半导体层(103)在所述衬底基板(2)上的正投影的重叠区，所述第一遮挡结构(1011a)为所述目标部分；所述第二遮挡结构(1012a)在所述衬底基板(2)上的正投影与所述第三电极图案(1053)在所述衬底基板(2)上的正投影至少部分重叠，且所述第二遮挡结构(1012a)和所述第三电极图案(1053)通过所述第一绝缘层(102)中的第三过孔(102a)和所述第二绝缘层(104)中的第四过孔(104c)电连接。3.根据权利要求2所述的薄膜晶体管，其特征在于，所述半导体层(103)包括沿第一方向(A)排布且为一体结构的第一半导体结构(1031a)，第二半导体结构(1032a)和第三半导体结构(1033a)；所述第一半导体结构(1031a)在所述衬底基板(2)上的正投影覆盖所述第一过孔(104a)在所述衬底基板(2)上的正投影；所述第二半导体结构(1032a)在所述衬底基板(2)上的正投影位于所述第一遮挡结构(1011a)在所述衬底基板(2)上的正投影内；所述第三半导体结构(1033a)在所述衬底基板(2)上的正投影覆盖所述第二过孔(104b)在所述衬底基板(2)上的正投影。4.根据权利要求3所述的薄膜晶体管，其特征在于，所述第一遮挡结构(1011a)为沿所述第一方向(A)延伸的条状结构，所述第二遮挡结构(1012a)为沿第二方向(B)延伸的条状结构，所述第一方向(A)和所述第二方向(B)垂直；所述第一遮挡结构(1011a)具有沿第二方向(B)延伸且相对设置的第一目标边界(1011a1)和第二目标边界(1011a2)，所述第一目标边界(1011a1)相对于所述第二目标边界(1011a2)靠近所述第一半导体结构(1031a)，第二
目标边界(1011a2)相对于所述第一目标边界(1011a1)靠近所述第三半导体结构(1033a)；所述第一半导体结构(1031a)具有沿第一方向(A)延伸的第一边界(1031a1)和第二边界(1031a2)，以及沿第二方向(B)延伸的第三边界(1031a3)；所述第一边界(1031a1)和所述第二边界(1031a2)之间的距离大于所述第一遮挡结构(1011a)沿所述第二方向(B)的长度；在所述第一方向(A)上，所述第三边界(1031a3)相对于所述第一目标边界(1011a1)更远离所述第三半导体结构(1033a)；所述第三半导体结构(1033a)具有沿所述第一方向(A)延伸的第四边界(1033a1)和第五边界(1033a2)，以及沿所述第二方向(B)延伸的第六边界(1033a3)；所述第四边界(1033a1)和所述第五边界(1033a2)之间的距离大于所述第一遮挡结构(1011a)沿所述第二方向(B)的长度；在所述第一方向(A)上，所述第六边界(1033a3)相对于所述第二目标边界(1011a2)更远离所述第一半导体结构(1031a)；所述第二半导体结构(1032a)沿所述第二方向(B)的长度小于所述第一遮挡结构(1011a)沿所述第二方向(B)的长度。5.根据权利要求3所述的薄膜晶体管，其特征在于，所述第三电极图案(1053)为沿所述第二方向(B)延伸的条状结构；所述第三电极图案(1053)位于所述沟道区的部分沿所述第一方向(A)的长度小于或等于所述第二半导体结构(1032a)沿所述第一方向(A)的长度。6.根据权利要求2所述的薄膜晶体管，其特征在于，所述第二遮挡结构(1012a)在所述衬底基板(2)上的正投影与所述半导体层(103)在所述衬底基板(2)上的正投影不重叠。7.根据权利要求2至6任一所述的薄膜晶体管，其特征在于，所述第一过孔(104a)在所述衬底基板(2)上的正投影包括：和所述第一电极图案(1051)在所述衬底基板(2)上的正投影重叠的第一孔区(104a1)，以及和所述第一电极图案(1051)在所述衬底基板(2)上的正投影不重叠的第二孔区(104a2)，所述第二孔区(104a2)用于露出所述第一半导体结构(1031a)的至少部分；所述第二过孔(104b)在所述衬底基板(2)上的正投影包括：和所述第二电极图案(1052)在所述衬底基板(2)上的正投影重叠的第三孔区(104b1)，以及和所述第二电极图案(1052)在所述衬底基板(2)上的...

【专利技术属性】
技术研发人员：张有为，李燕龙，伏宝泽，杨帆，
申请(专利权)人：南京京东方显示技术有限公司，
类型：发明
国别省市：