一种Ｎ型绝缘体上硅的横向双扩散金属氧化物半导体晶体管，包括衬底，其上设埋氧化层，埋氧化层上设Ｎ型掺杂半导体区，Ｎ型掺杂半导体区上设Ｐ阱和Ｎ型漏区，Ｐ阱上设Ｎ型源区和Ｐ型接触区，Ｐ阱表面设栅氧化层且自Ｐ阱延伸至Ｎ型掺杂半导体区，Ｐ阱表面的Ｎ型源区、Ｐ型接触区和栅氧化层以外区域及Ｎ型掺杂半导体区表面的Ｎ型漏区以外区域设场氧化层，栅氧化层表面设多晶硅栅且延伸至场氧化层的表面，场氧化层、Ｐ型接触区、Ｎ型源区、多晶硅栅及Ｎ型漏区的表面设氧化层，Ｎ型源区、Ｐ型接触区、多晶硅栅和Ｎ型漏区上连金属层，在Ｐ阱和Ｎ型漏区之间的Ｎ型掺杂半导体区上设上槽区，在Ｎ型掺杂半导体区和埋氧化层的接触的地方设下槽区。
【技术实现步骤摘要】
本专利技术涉及功率半导体器件领域，更具体的说，是关于一种适用于高压应 用的绝缘体上硅的横向双扩散金属氧化物半导体晶体管(SOI LDMOS)的新 结构。
技术介绍
功率半导体器件是电力电子系统进行能量控制和转换的基本电子元件，电力电子技术的不断发展为半导体功率器件开拓了广泛的应用领域，而半导体功 率器件的导通电阻和击穿电压等特性则决定了电力电子系统的效率、功耗等基 本性能。以横向双扩散金属氧化物半导体晶体管为代表的现代电力电子器件和 相关产品在工业、能源、交通等用电的场合发挥着日益重要的作用，是机电一 体化设备、新能源技术、空间和海洋技术、办公自动化及家用电器等实现高性 能、高效率、轻量小型的技术基础。随着绝缘体上硅的横向双扩散金属氧化物半导体晶体管的出现，它以普通 横向双扩散金属氧化物半导体晶体管无法比拟的优点(功耗低、抗干扰能力强、 集成密度高、速度快、消除闩锁效应)而得到学术界和工业界的广泛垂青。为 使绝缘体上硅的横向双扩散金属氧化物半导体晶体管有更好的应用，提高绝缘 体上硅器件的击穿电压、进一步降低绝缘体上硅的横向双扩散金属氧化物半导 体晶体管的导通电阻是个重要的研究课题。在相关的技术中，有人提出可以减少N型掺杂半导体区的掺杂浓度，这样 不但可以减少纵向电场的峰值，提高器件的纵向耐压值，而且同时可以提高横 向的器件耐压值，但是这样的做法会使得器件的导通电阻大为增加，增加了器 件的功耗。还有人提出在P型衬底中埋入一个高掺杂的N型浮空层，这样就可以在纵 向上形成两个反向耐压的PN结，从而提高了纵向的耐压值，但是这种结构是将漏区的高电场重新分配到源区和器件的中间区域，所以不利于源区和中间区 域的耐压。
技术实现思路
本专利技术提供一种能够有效提高器件的耐压，并且可以降低器件导通电阻的N 型绝缘体上硅的横向双扩散金属氧化物半导体晶体管。 本专利技术采用如下技术方案-一种N型绝缘体上硅的横向双扩散金属氧化物半导体晶体管，包括半导 体衬底，在半导体衬底上面设置有埋氧化层，在埋氧化层上设有N型掺杂半导 体区，在N型掺杂半导体区上设有P阱和N型漏区，在P阱上设有N型源区和 P型接触区，在P阱的表面设有栅氧化层且栅氧化层自P阱延伸至N型掺杂半 导体区，在P阱表面的N型源区、P型接触区和栅氧化层的以外区域及N型掺 杂半导体区表面的N型漏区以外区域设有场氧化层，在栅氧化层的表面设有多 晶硅栅且多晶硅栅延伸至场氧化层的表面，在场氧化层、P型接触区、N型源区、 多晶硅栅及N型漏区的表面设有氧化层，在N型源区、P型接触区、多晶硅栅 和N型漏区上分别连接有金属层，在P阱和N型漏区之间的N型掺杂半导体区 上设有上槽区，在N型掺杂半导体区和埋氧化层的接触的地方设有下槽区。与现有技术相比，本专利技术具有如下优点(1) 本专利技术中的N型绝缘体上硅的横向双扩散金属氧化物半导体晶体管的P 阱6和N型漏区10之间的N型掺杂半导体区7上设有上槽区13，在N型掺杂 半导体区7和埋氧化层8的接触的地方设有下槽区14。在器件N型漏区10接高 电压时，上槽区13和下槽区14可以辅助漂移区纵向耗尽，使得漂移区(图中的 N型掺杂半导体区7)可以在更高浓度下完全耗尽且不增加漂移区中的横向电场， 从而使得器件导通电阻大幅降低的同时击穿电压显著提高，参照附图3，可以看 出器件的击穿电压大大提高了。(2) 本专利技术中的N型绝缘体上硅的横向双扩散金属氧化物半导体晶体管的P 阱6和N型漏区10之间的N型掺杂半导体区7上表面设有上槽区13,它可以 承担较大的横向电压，提高器件的总体耐压。(3) 本专利技术中的N型绝缘体上硅的横向双扩散金属氧化物半导体晶体管的P阱6和N型漏区10之间的N型掺杂半导体区7上设有上槽区13，它可以承担 较大的横向电压，因而可以在同样的横向击穿电压条件下，减小N型掺杂半导 体区7的长度，从而有效地减少了器件所占的面积，同时可以有效的降低器件导 通电阻，参照图4，可以看到在相同的栅极电压和漏极电压条件下所述的器件的 漏极电流明显增大，说明所述器件的导通电阻降低了。(4)本专利技术中的N型绝缘体上硅的横向双扩散金属氧化物半导体晶体管的 N型掺杂半导体区7和埋氧化层8的接触的地方设有下槽区14，它可以将埋氧 层8上表面感应的正电荷限制在漏区下方，防止因感应的正电荷在横向电场的作 用下被扫入N型源区11而与表面沟道一起形成"双沟"现象。附图说明图1是没有加上槽区13和下槽区14结构的常规结构的高压N型绝缘体上 ,硅的横向双扩散金属氧化物半导体晶体管结构示意图。图2是加上槽区13和下槽区14结构的高压N型绝缘体上硅的横向双扩散 金属氧化物半导体晶体管结构示意图。图3是没有加上槽区13和下槽区14结构的常规结构的高压N型绝缘体上 硅的横向双扩散金属氧化物半导体晶体管和加上槽区13和下槽区14结构的高压 N型绝缘体上硅的横向双扩散金属氧化物半导体晶体管的击穿电压与外延硅层 厚度关系的模拟结果图。图4是没有加上槽区13和下槽区14结构的常规结构的高压N型绝缘体上 硅的横向双扩散金属氧化物半导体晶体管和加上槽区13和下槽区14结构的高压 N型绝缘体上硅的横向双扩散金属氧化物半导体晶体管的漏极电流随漏极电压 变化的模拟结果图(栅极电压保持5V)。具体实施例方式参照图2， 一种N型绝缘体上硅的横向双扩散金属氧化物半导体晶体管， 包括半导体衬底9，在半导体衬底9上面设置有埋氧化层8，在埋氧化层8 上设有N型掺杂半导体区7，在N型掺杂半导体区7上设有P阱6和N型漏 区10，在P阱6上设有N型源区ll和P型接触区12，在P阱6的表面设有栅氧化层3且栅氧化层3自P阱6延伸至N型掺杂半导体区7,在P阱6表面 的N型源区11、 P型接触区12和栅氧化层3的以外区域及N型掺杂半导体区 7表面的N型漏区10以外区域设有场氧化层1，在栅氧化层3的表面设有多 晶硅栅4且多晶硅栅4延伸至场氧化层1的表面，在场氧化层1、 P型接触区 12、 N型源区ll、多晶硅栅4及N型漏区10的表面设有氧化层5，在N型源 区ll、 P型接触区12、多晶硅栅4和N型漏区10上分别连接有金属层2，在 P阱6和N型漏区10之间的N型掺杂半导体区7上设有上槽区13,在N型 掺杂半导体区7和埋氧化层8的接触的地方设有下槽区14。在本实施例中，所述的上槽区13和下槽区14的位置上下完全对齐；所述的上槽区13和下槽区14中填充的物质为二氧化硅；所述的上槽区13和下槽区14的形状为矩形或梯形；所述的上槽区13和下槽区14的左端距离栅氧化层3的右端大于0.5pm且 小于2#m，上槽区13和下槽区14的右端距离N型漏区10的左端大于0.5#m 且小于2//m;所述的上槽区13和下槽区14深度介于N型掺杂半导体区7总厚度的1/4 至1/3。本专利技术采用如下方法来制备1、选择一块N型的硅片，在表面热生长一层薄氧化膜，淀积光刻胶，然后 利用一块掩膜版进行光刻，接着刻蚀出所需的一定宽度和深度的沟槽，再通过生 长垫氧、淀积氧化层的方法填满沟槽，形成下槽区，最后用化学机械抛光法使其 平坦化。2、取另一块硅片热生长氧化层，然后经过抛光处理后与前一块硅片在高温 下完成键合。接着将第一块硅片减薄、磨平，使之达到所需的绝缘体上硅有源层 厚度。3、是常规的本文档来自技高网...
【技术保护点】
一种Ｎ型绝缘体上硅的横向双扩散金属氧化物半导体晶体管，包括：半导体衬底（９），在半导体衬底（９）上面设置有埋氧化层（８），在埋氧化层（８）上设有Ｎ型掺杂半导体区（７），在Ｎ型掺杂半导体区（７）上设有Ｐ阱（６）和Ｎ型漏区（１０），在Ｐ阱（６）上设有Ｎ型源区（１１）和Ｐ型接触区（１２），在Ｐ阱（６）的表面设有栅氧化层（３）且栅氧化层（３）自Ｐ阱（６）延伸至Ｎ型掺杂半导体区（７），在Ｐ阱（６）表面的Ｎ型源区（１１）、Ｐ型接触区（１２）和栅氧化层（３）的以外区域及Ｎ型掺杂半导体区（７）表面的Ｎ型漏区（１０）以外区域设有场氧化层（１），在栅氧化层（３）的表面设有多晶硅栅（４）且多晶硅栅（４）延伸至场氧化层（１）的表面，在场氧化层（１）、Ｐ型接触区（１２）、Ｎ型源区（１１）、多晶硅栅（４）及Ｎ型漏区（１０）的表面设有氧化层（５），在Ｎ型源区（１１）、Ｐ型接触区（１２）、多晶硅栅（４）和Ｎ型漏区（１０）上分别连接有金属层（２），其特征在于在Ｐ阱（６）和Ｎ型漏区（１０）之间的Ｎ型掺杂半导体区（７）上设有上槽区（１３），在Ｎ型掺杂半导体区（７）和埋氧化层（８）的接触的地方设有下槽区（１４）。
【技术特征摘要】
【专利技术属性】
技术研发人员：钱钦松，刘斯扬，孙伟锋，徐申，陆生礼，时龙兴，
申请(专利权)人：东南大学，
类型：发明
国别省市：84[中国|南京]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。