芯片封装结构及其光电设备制造技术

本发明专利技术提供了一种芯片封装结构及其光电设备，芯片封装结构包括：ASIC芯片；PIC；EIC；CPA基板，所述ASIC芯片、所述PIC和所述EIC封装于所述CPA基板中，所述ASIC芯片通过所述CPA基板与所述EIC电连接，所述EIC通过所述CPA基板与所述PIC电连接。根据本实施例的技术方案，能够直接在CPA基板上实现EIC、PIC和ASIC芯片的混合集成封装，省去了CPO转接板，提升了CPA的布局效率，有效减少了电信号的传输链路的长度，提成了CPA的电信号传输性能。提成了CPA的电信号传输性能。提成了CPA的电信号传输性能。

【技术实现步骤摘要】
芯片封装结构及其光电设备


[0001]本专利技术涉及但不限于集成芯片领域，尤其涉及一种芯片封装结构及其光电设备。

技术介绍

[0002]串行器/解串行器(SERializer/DESerializer，SerDes)技术能够有效提高串行通信速率，在交换机芯片和路由器芯片得到了大量的应用。随着SerDes的速率不断提升，信号完整性和功耗之间的冲突愈专利技术显，光电共装光模块(Co
‑
Packaged Optics，CPO)的出现很好地解决了这个问题。
[0003]在将CPO应用到各种设备之前，需要将CPO和专用集成电路(Application Specific Integrated Circuit，ASIC)芯片封装成共装组件(Co
‑
Packaged Assemble，CPA)。然而，CPO是一个独立的组件，通常在CPO转接板中集成光芯片(Photonic Integrated Circuit，PIC)和电芯片(Electric Integrated Circuit，EIC)等功能芯片。在这种情况下，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片封装结构，其特征在于，包括：专用集成电路ASIC芯片；光芯片PIC；电芯片EIC；共装组件CPA基板，所述ASIC芯片、所述PIC和所述EIC封装于所述CPA基板中，所述ASIC芯片通过所述CPA基板与所述EIC电连接，所述EIC通过所述CPA基板与所述PIC电连接。2.根据权利要求1所述的芯片封装结构，其特征在于：所述CPA基板连接有第一光耦合器，所述第一光耦合器用于耦合所述CPA基板和光纤。3.根据权利要求2所述的芯片封装结构，其特征在于：所述CPA基板中设置有第一凹槽，所述PIC封装于所述第一凹槽中，所述PIC与所述第一凹槽的侧壁之间设置有第二光耦合器，所述第二光耦合器用于耦合所述PIC和所述CPA基板。4.根据权利要求3所述的芯片封装结构，其特征在于：所述第一凹槽设置于所述CPA基板的反面，所述PIC倒置封装与所述第一凹槽中；所述ASIC芯片和所述EIC封装于所述CPA基板的正面，所述EIC与所述PIC对贴设置；所述CPA基板中设置有第一电链路通道和第一通孔，所述ASIC芯片和所述EIC通过所述第一电链路通道电连接，所述PIC与所述EIC通过所述第一通孔电连接。5.根据权利要求3所述的芯片封装结构，其特征在于，还包括：数字信号处理DSP芯片，所述DSP芯片、所述ASIC芯片和所述EIC封装于所述CPA基板的正面；所述第一凹槽设置于所述CPA基板的反面，所述PIC倒置封装与所述第一凹槽中，所述EIC与所述PIC对贴设置；所述CPA基板中设置有...

【专利技术属性】
技术研发人员：汤宁峰，
申请(专利权)人：中兴通讯股份有限公司，
类型：发明
国别省市：