芯片堆叠封装结构及闪存制造技术

本实用新型专利技术公开一种芯片堆叠封装结构及闪存，本实用新型专利技术通过在单个封装体内将单元芯片进行多排列并存，每一排再多层堆叠的方式实现单芯片大容量。同时在封装体上采用多IO并行传输的方式，实现更快的接口传输速度。实现更快的接口传输速度。实现更快的接口传输速度。

【技术实现步骤摘要】
芯片堆叠封装结构及闪存


[0001]本技术涉及闪存芯片领域，特别涉及一种芯片堆叠封装结构及闪存。

技术介绍

[0002]当前闪存芯片的堆叠主要采用单排堆叠，IO接口以8位/1通道，或16位/2通道为主。这种堆叠方式因为厚度的原因，容量上会受到限制，同时IO数量有限，单芯片的读写速度也没有优势。

技术实现思路

[0003]本技术的主要目的是提出一种芯片堆叠封装结构及闪存，旨在解决现有的单排堆叠的闪存芯片容量受高度限制的问题。
[0004]为实现上述目的，本技术提出一种芯片堆叠封装结构，该芯片堆叠封装结构包括基板以及设置在所述基板上的单元芯片，所述基板包括多个信号通道接口，每两个所述单元芯片堆叠设置形成一个芯片对，每个所述芯片对分别与所述基板电连接，并通过信号线分别与一个所述信号通道接口连接；
[0005]所述芯片堆叠封装结构包括至少两个芯片对，各所述芯片对独立设置在所述基板上；
[0006]或者，所述芯片对堆叠设置在所述基板上并形成一个芯片组，所述芯片堆叠封装结构包括至少两个芯片组。
>[0007]在一些本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片堆叠封装结构，其特征在于，包括基板以及设置在所述基板上的至少两个芯片组；所述基板包括多个信号通道接口，所述芯片组包括至少一个芯片对，所述芯片对由两个单元芯片堆叠而成；所述芯片组中的单元芯片自所述基板上表面向上依次堆叠；每个所述芯片对分别与所述基板电连接，并通过信号线分别与一个所述信号通道接口连接。2.根据权利要求1所述的芯片堆叠封装结构，其特征在于，所述芯片堆叠封装结构包括沿所述基板的长度方向并排设置的两个芯片组，每个所述芯片组包括至少两个层叠设置的所述芯片对，每个所述芯片组中的单元芯片自所述基板的表面依次向上堆叠设置。3.根据权利要求2所述的芯片堆叠封装结构，其特征在于，所述芯片组中的单元芯片自下至上，依次向所述基板的一侧偏移堆叠，以露出单元芯片的另一侧的上表面；所述芯片组中的单元芯片的所述另一侧的上表面通过导线与基板电连接。4.根据权利要求3所述的芯片堆叠封装结构，其特征在于，两个所述芯片组的偏移方向相反，所述基板上对应每个所述芯片组的所述...

【专利技术属性】
技术研发人员：孙成思，刘小刚，覃云珍，李振华，
申请(专利权)人：深圳佰维存储科技股份有限公司，
类型：新型
国别省市：