半导体存储器元件制造技术

本公开提供一种半导体存储器元件。半导底存储器元件包括一基底，具有一单元区以及一周围区；一第一位元线结构设置在单元区的一表面上并从单元区的表面突伸，第一位元线结构依序包括一位元线接触点、一钨层以及一氮化物层，位元线接触点设置在单元区的表面上，钨层设置在位元线接触点上，氮化物层设置在钨层上，第一位元线结构具有一侧壁以及一向上倾斜上部，一阻挡层，共形地覆盖邻近第一位元线结构的多个侧壁与单元区的多个气隙；以及一着陆垫，设置在向上倾斜上部以及第一位元线结构的多个侧壁上，着陆垫具有一倾斜表面，其对应第一位元线结构的向上倾斜上部。元线结构的向上倾斜上部。元线结构的向上倾斜上部。

【技术实现步骤摘要】
半导体存储器元件
[0001]本专利技术主张美国第17/546,657号及第17/546,310号专利申请案的优先权(即优先权日为“2021年12月9日”)，其内容以全文引用的方式并入本文中。


[0002]本公开涉及一种存储器元件。尤其涉及一种半导体存储器元件，其具有一位元线结构，夹置在一对气隙之间，以降低漏电流。

技术介绍

[0003]半导体元件广泛地使用在电子产业。半导体元件可具有相对较小的尺寸、多功能特性以及相对较低的制造成本。半导体元件包括用于储存逻辑数据的半导体存储器元件、用于处理逻辑数据的半导体逻辑元件(例如，随机存取存储器(RAM)以及只读存储器(ROM))，以及执行半导体存储器元件以及半导体逻辑元件的功能的混合半导体元件。
[0004]在动态随机存取存储器(DRAM)元件中，存在与漏电流相关的严重问题。一元件的一层间隔离层中的氧化硅与该元件的一半导体基底与该层间隔离层之间的一界面附近的硅之间的接合，或是一栅极介电层与该元件的一半导体基底与该栅极介电层之间的界面附近的硅之间的接合，导致一界面能阶的存在，而界面能阶导致一漏电流从一扩散层流向该半导体基底。这种漏电流降低了DRAM的性能特性。
[0005]通常，半导体存储器元件包括一单元区以及一周围区。图1到图6是例示的3D透视示意图以及剖视示意图，其提供依据公知技术的一传统方法所制造的具有多个气隙的半导体存储器元件10的一单元区。如图1所示，半导体存储器元件10包括一位元线结构101，而位元线结构101包括一位元线钨101a以及一位元线氮化物101b，其中位元线结构101设置在半导体存储器元件10的一基底上，并从半导体存储器元件10的该基底突伸。位元线结构101还包括侧壁SW1与SW2以及一向上倾斜上部ATP1，其中向上倾斜上部ATP1连接到位元线结构101的侧壁SW2。半导体存储器元件10还包括一着陆垫103，设置在位元线结构101的向上倾斜上部ATP1以及侧壁SW1与SW2上，其中着陆垫103具有一倾斜表面IS1，对应位元线结构101的向上倾斜上部ATP1。位元线结构101夹置在一对间隙子105a与105b之间。使用一化学蚀刻剂(例如HF(氟化氢)蒸气)执行一蚀刻步骤之后，一对气隙AG1与AG2分别形成在间隙子105b与105a内(参考图2)。间隙子氧化物107确定HF蒸气蚀刻工艺的一稳定性。
[0006]如文中所使用，术语“开放区(open area)”是指在被稍微蚀刻之后所形成的一层压结构的一顶部上的区域。请参考图2及图3。在间隙子氧化物107中的一较小的开口区109导致一较长的HF蒸气蚀刻时间以及一不足的气隙深度H1。较长的HF蒸气蚀刻时间导致来自单元区中之间隙子105a与105b以及位元线氮化物101b的氮化物损失以及来自在周围区域中的氮化物膜的一显著的氮化物损失。
[0007]请参考图1及图4。一较大的间隙子氧化物开口区111需要用于着陆垫103的钨的一较长的干蚀刻时间，其造成一较大的蚀刻深度DP1。单元区与周围区的氮化物膜中的一显著氮化物损失导致在这两个区域中的一密封氮化物形貌。
[0008]请参考图1、图5及图6。间隙子氧化物107的一较大的高度H2将导致间隙子氧化物107的一较大的开口区以及HF蒸气蚀刻时间的减少。然而，间隙子氧化物107的较大的高度H2亦会造成形成在一较高的位置的多个气隙，其将导致在一电容器与一气隙之间的距离更短，并且由于需要执行一干蚀刻步骤以蚀刻穿过多个所述气隙，所以影响该电容器的一工艺范围(process window)。因此，用于该电容器的金属氮化物沉积在多个所述气隙中，并在多个所述位元线之间发生一漏电流。此外，一较大的气隙深度造成氮化物的较大损失，其导致在单元区与周围区域两者中的一密封的氮化物形貌。因此，这些问题需要一额外的图案化工艺来形成单独的单元与周围区。
[0009]上文的“现有技术”说明仅提供
技术介绍
，并未承认上文的“现有技术”说明公开本公开的标的，不构成本公开的现有技术，且上文的“现有技术”的任何说明均不应作为本专利技术的任一部分。

技术实现思路

[0010]本公开的一实施例提供一种半导体存储器元件的制备方法。该制备方法包括接收一基底，该基底具有一单元区以及一周围区；形成一第一位元线结构在该单元区的一表面上，其中该第一位元线结构依序包括一位元线接触点、一钨层以及一氮化物层，该位元线接触点设置在该单元区的该表面上，该钨层设置在该位元线接触点上，该氮化物层设置在该钨层上，该第一位元线结构具有一上表面以及二侧壁，该上表面远离该基底，该二侧壁将该上表面连接到该基底，该第一位元线结构夹置在一对间隙子之间，其中每一个间隙子包括一间隙子氧化物层夹置在在二间隙子氮化物层之间，其中一阻挡层共形地覆盖邻近该第一位元线结构的多个所述侧壁以及该单元区的多个所述间隙子；沉积一着陆垫在该阻挡层上以及在该第一位元线结构的该上表面上；移除该着陆垫的一上角落以形成一倾斜表面，该倾斜表面将该着陆垫的一上表面连接到该着陆垫的一侧壁，其中该间隙子的一上开口形成在该倾斜表面中；使用氟化氢蒸气(hydrogen fluoride vapor)以产生(NH4)2SiF
6(s)
，从该上开口蚀刻该第一位元线结构的该氮化物层以及该间隙子氮化物层以便形成一凹面；使用氟化氢蒸气而通过控制(NH4)2SiF
6(s)
的汽化率，从该凹面蚀刻该间隙子氧化物层以形成一气隙；以及沉积一氮化硅层以密封该气隙。
[0011]本公开的另一实施例提供一种半导体存储器元件的制备方法。该制备方法包括接收一硅基底，该硅基底具有一单元区以及一周围区；形成一第一位元线结构在该单元区的一表面上，其中该第一位元线结构依序包括一位元线接触点、一钨层以及一氮化物层，该位元线接触点设置在该单元区的该表面上，该钨层设置在该位元线接触点上，该氮化物层设置在该钨层上，该第一位元线结构包括一上表面以及二侧壁，该上表面远离该基底，该二侧壁将该上表面连接到该基底，该第一位元线结构夹置在一对间隙子之间，其中每一个间隙子包括一间隙子氧化物层，其夹置在二间隙子氮化物层之间，其中一阻挡层共形地覆盖邻近该第一位元线结构的多个所述侧壁以及该单元区的多个所述间隙子；执行一原子层沉积(ALD)以沉积一着陆垫在该阻挡层上以及在该第一位元线结构的该上表面上；执行一方向性蚀刻以移除该着陆垫的一上角落，以形成一凹面，该凹面具有该间隙子的一上开口，该上开口形成在该凹面中；使用氟化氢蒸气(hydrogen fluoride vapor)以产生(NH4)2SiF
6(s)
，执行一各向异性干蚀刻工艺以从该开口蚀刻该第一位元线结构的该氮化物层以及该间隙
子氮化物层，以便形成一凹面；使用氟化氢蒸气而通过控制(NH4)2SiF
6(s)
的汽化率，从该凹面蚀刻该间隙子氧化物层以形成一气隙；以及沉积一氮化硅层以密封该气隙。
[0012]本公开的再另一实施例提供一种半导体存储器元件。该半导底存储器元件包括一基底，具有一单本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体存储器元件，包括：一基底，具有一单元区以及一周围区；一第一位元线结构，设置在该单元区的一表面上并从该单元区的该表面突伸，其中该第一位元线结构依序包括一位元线接触点、一钨层以及一氮化物层，该位元线接触点设置在该单元区的该表面上，该钨层设置在该位元线接触点上，该氮化物层设置在该钨层上，其中该第一位元线结构具有一侧壁以及一向上倾斜上部，该第一位元线结构的该侧壁将该第一位元线结构的该向上倾斜上部连接到该单元区的该表面，且该向上倾斜上部具有一凹面，其面对该第一位元线的该氮化物层，其中该第一位元线结构夹设在一对气隙之间；一阻挡层，共形地覆盖邻近该第一位元线结构的多个所述侧壁与该单元区的多个所述气隙；以及一着陆垫，设置在该向上倾斜上部以及该第一位元线结构的多个所述侧壁上，其中该着陆垫具有一倾斜表面，...

【专利技术属性】
技术研发人员：罗浩展，吴星汉，王治权，赖振益，吴俊亨，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：