一种电平移位电路、驱动芯片以及电子设备制造技术

本发明专利技术提供的一种电平移位电路，包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第一电阻、第二电阻以及第一二极管；所述第一晶体管的栅极用于输入低压控制信号，所述第一信号输出端用于输出高压控制信号；使得所述电平移位电路用于根据输入的所述低压控制信号产生所述高压控制信号，并通过第一输出端输出所述高压控制信号。本发明专利技术提供的技术方案，可以降低静态电流，从而降低功耗；具有稳定性高、响应速度快、低功耗、充分发挥功率器件高工作频率和低功耗的优势，可广泛应用于高性能模数混合芯片等系统。模数混合芯片等系统。模数混合芯片等系统。

【技术实现步骤摘要】
一种电平移位电路、驱动芯片以及电子设备


[0001]本专利技术属于集成电路
，尤其涉及一种电平移位电路、驱动芯片以及电子设备。

技术介绍

[0002]电平移位电路将低压控制信号转换为高压控制信号，实现低压逻辑对高压功率输出级的控制，得到了广泛应用。其可将控制电路和高压输出驱动电路集成在一起，实现高耐压、大电流、高精度。常规的电平移位电路将低压控制信号转换为高压控制信号用于驱动高压下工作的输出级PMOS管。电平移位电路作为连接控制电路和输出驱动级的关键电路，一方面要求有很高的驱动能力，满足输出级的驱动要求；另一方面电平移位电路也是高电压工作电路，要求有比较低的静态电流，从而降低功耗。

技术实现思路

[0003]本专利技术提供了一种电平移位电路、驱动芯片以及电子设备，解决了如何降低电平移位电路中的静态电流的问题。
[0004]根据本专利技术的第一方面，提供了一种电平移位电路，包括：
[0005]第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第一电阻、第二电阻、第一二极管、第一VDD端以及第一GND端；
[0006]所述第一晶体管的栅极用于输入低压控制信号；所述第一晶体管的源极连接所述第二晶体管的源极；所述第二晶体管的源极连接所述第二晶体管的栅极与漏极；所述第三晶体管的源极连接所述第二晶体管的源极；所述第三晶体管的漏极连接所述第四晶体管的漏极；所述第一晶体管的漏极连接所述第三晶体管的栅极与所述第四晶体管的栅极；其中，所述第三晶体管的漏极与所述第四晶体管的漏极连接第一信号输出端；所述第一信号输出端用于输出高压控制信号；
[0007]所述第一晶体管的漏极还连接所述第五晶体管的漏极；所述第五晶体管的源极连接所述第四晶体管的源极与所述第六晶体管的源极；所述第五晶体管的栅极连接所述第六晶体管的栅极；所述第六晶体管的漏极连接所述第六晶体管的栅极；所述第六晶体管的漏极连接所述第七晶体管的漏极；所述第七晶体管的源极连接所述第一晶体管的源极与所述第八晶体管的源极；所述第七晶体管的栅极连接所述第八晶体管的栅极；所述第八晶体管的漏极连接所述第八晶体管的栅极；所述第八晶体管的漏极连接所述第二电阻的第一端；所述第八晶体管的源极还连接所述第一二极管的正极；所述第二电阻的第二端连接所述第一电阻的第一端与所述第一二极管的负极；所述第一电阻的第二端连接所述第六晶体管的源极与所述第一VDD端；所述第一二极管的正极还连接所述第一GND端。其中，所述第一VDD端用于输入第一输入电压；
[0008]其中，所述电平移位电路用于根据输入的所述低压控制信号产生所述高压控制信号，并通过第一输出端输出所述高压控制信号。
[0009]可选的，所述第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管或/和第八晶体管为PMOS管或NMOS管。
[0010]可选的，所述低压控制信号的电压值为：3.3V；所述高压控制信号的电压值为12V。
[0011]可选的，所述低压控制信号的电压值为：3.3V；所述高压控制信号的电压值为18V。
[0012]可选的，所述低压控制信号的电压值为：3.3V；所述高压控制信号的电压值为30V。
[0013]可选的，所述低压控制信号的电压值为：5V；所述高压控制信号的电压值为12V。
[0014]可选的，所述低压控制信号的电压值为：5V；所述高压控制信号的电压值为18V。
[0015]可选的，所述低压控制信号的电压值为：5V；所述高压控制信号的电压值为30V。
[0016]根据本专利技术的第二方面，提供了一种驱动芯片，包括本专利技术第一方面的任一项所述的电平移位电路。
[0017]根据本专利技术的第三方面，提供了一种电子设备，包括本专利技术第二方面所述的驱动芯片。
[0018]本专利技术提供的一种电平移位电路，包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第一电阻、第二电阻以及第一二极管；所述第一晶体管的栅极用于输入低压控制信号，所述第一信号输出端用于输出高压控制信号；使得所述电平移位电路用于根据输入的所述低压控制信号产生所述高压控制信号，并通过第一输出端输出所述高压控制信号。本专利技术提供的技术方案，可以降低静态电流，从而降低功耗。
附图说明
[0019]图1是本专利技术提供的一种电平移位电路的结构图；
[0020]图2是本专利技术提供的一种电平移位电路中的输入的低压控制信号与输出的高压控制信号的波形图一；
[0021]图3是本专利技术提供的一种电平移位电路中的输入的低压控制信号与输出的高压控制信号的波形图二；
[0022]图4是本专利技术提供的一种电平移位电路中的输入的低压控制信号与输出的高压控制信号的波形图三；
[0023]图5是本专利技术提供的一种电平移位电路中的输入的低压控制信号与输出的高压控制信号的波形图四；
[0024]图6是本专利技术提供的一种电平移位电路中的输入的低压控制信号与输出的高压控制信号的波形图五；
[0025]图7是本专利技术提供的一种电平移位电路中的输入的低压控制信号与输出的高压控制信号的波形图六；
[0026]附图标记说明：
[0027]R1
‑
第一电阻；
[0028]R2
‑
第二电阻；
[0029]D1
‑
第一二极管；
[0030]M1
‑
M8
‑
第一晶体管
‑
第八晶体管。
具体实施方式
[0031]下面将结合示意图对本专利技术的电平移位电路进行更详细的描述，其中表示了本专利技术的优选实施例，应该理解本领域技术人员可以修改在此描述的本专利技术，而仍然实现本专利技术的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本专利技术的限制。
[0032]在下列段落中参照附图以举例方式更具体地描述本专利技术。根据下面说明和权利要求书，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。
[0033]请参考图1
‑
7，根据本专利技术的一实施例，提供了一种电平移位电路，如图1所示，其中，M1
‑
M8表示第一晶体管
‑
第八晶体管；具体的，该电路包括：
[0034]第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第一电阻(如图1中R1所示)、第二电阻(如图1中R2所示)、第一二极管(如图1中D1所示)、第一VDD端以及第一GND端；
[0035]所述第一晶体管的栅极用于输入低压控制信号；所述第一晶体管的源极连接所述第二晶体管的源极；所述第二晶体管的源极连接所述第二晶体管的栅极与漏极；所述第三晶体管的源极连接所述第二晶体管的源极；本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电平移位电路，其特征在于，包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第一电阻、第二电阻、第一二极管、第一VDD端以及第一GND端；所述第一晶体管的栅极用于输入低压控制信号；所述第一晶体管的源极连接所述第二晶体管的源极；所述第二晶体管的源极连接所述第二晶体管的栅极与漏极；所述第三晶体管的源极连接所述第二晶体管的源极；所述第三晶体管的漏极连接所述第四晶体管的漏极；所述第一晶体管的漏极连接所述第三晶体管的栅极与所述第四晶体管的栅极；其中，所述第三晶体管的漏极与所述第四晶体管的漏极连接第一信号输出端；所述第一信号输出端用于输出高压控制信号；所述第一晶体管的漏极还连接所述第五晶体管的漏极；所述第五晶体管的源极连接所述第四晶体管的源极与所述第六晶体管的源极；所述第五晶体管的栅极连接所述第六晶体管的栅极；所述第六晶体管的漏极连接所述第六晶体管的栅极；所述第六晶体管的漏极连接所述第七晶体管的漏极；所述第七晶体管的源极连接所述第一晶体管的源极与所述第八晶体管的源极；所述第七晶体管的栅极连接所述第八晶体管的栅极；所述第八晶体管的漏极连接所述第八晶体管的栅极；所述第八晶体管的漏极连接所述第二电阻的第一端；所述第八晶体管的源极还连接所述第一二极管的正极；所述第二电阻的第二端连接所述第一电阻的第一端与所述第一二极管的负极；所述第一电阻的第二端连接所述第六晶体管的源极与所述第一VDD端；所述第一二极管的正极还...

【专利技术属性】
技术研发人员：张顺琳，池继富，
申请(专利权)人：上海芯稳微电子有限公司，
类型：发明
国别省市：