一种制造技术

本实用新型专利技术提供了一种

【技术实现步骤摘要】
一种IGBT驱动电路、驱动芯片以及电子设备


[0001]本技术属于集成电路
，尤其涉及一种
IGBT
驱动电路
、
驱动芯片以及电子设备
。

技术介绍

[0002]IGBT(Insulated Gate Bipolar Transistor)
，绝缘栅双极型晶体管，是由
BJT(
双极型三极管
)
和
MOS(
绝缘栅型场效应管
)
组成的复合全控型电压驱动式功率半导体器件，兼有
MOSFET
的高输入阻抗和
GTR
的低导通压降两方面的优点
。IGBT
综合了以上两种器件的优点，驱动功率小而饱和压降低
。

技术实现思路

[0003]本技术提供了一种
IGBT
驱动电路
、
驱动芯片以及电子设备，以解决传统的驱动电路中驱动功率小而饱和压降低的问题
。
[0004]根据本技术的第一方面，提供了一种
IGBT
驱动电路，包括：
[0005]缓冲模块与驱动模块；所述缓冲模块的第一端连接所述驱动模块的第一端；其中，
[0006]所述缓冲模块的第二端用于输入第一输入信号，所述缓冲模块用于根据所述第一输入信号产生第一缓冲信号和第二缓冲信号，并将所述第一缓冲信号与所述第二缓冲信号发送给所述驱动模块；
[0007]所述驱动模块用于根据接收到的所述第一缓冲信号和所述第二缓冲信号产生第一驱动信号，并通过所述驱动模块的第二端输出所述第一驱动信号
。
[0008]可选的，所述缓冲模块包括：
[0009]第一缓冲单元与第二缓冲单元；所述第一缓冲单元的输入端连接所述第二缓冲单元的输入端；其中，
[0010]所述第一缓冲单元的输入端与所述第二缓冲单元的输入端用于输入所述第一输入信号；
[0011]所述第一缓冲单元的输出端连接所述驱动模块的第一端，并通过所述第一缓冲单元的输出端发送所述第一缓冲信号给所述驱动模块；
[0012]所述第二缓冲单元的输出端连接所述驱动模块的第一端，并通过所述第二缓冲单元的输出端发送所述第二缓冲信号给所述驱动模块
。
[0013]可选的，所述驱动模块包括：第一晶体管与第二晶体管；所述第一晶体管的漏极连接所述第二晶体管的漏极；其中，
[0014]所述第一晶体管的栅极连接所述第一缓冲单元的输出端；所述第二晶体管的栅极连接所述第二缓冲单元的输出端；所述第一晶体管与所述第二晶体管用于根据接收到的所述第一缓冲信号与所述第二缓冲信号产生所述第一驱动信号，并通过所述第一晶体管的漏极与所述第二晶体管的漏极输出所述第一驱动信号
。
[0015]可选的，所述第一缓冲单元包括：第一缓冲器
、
第二缓冲器
、
第三缓冲器以及第四
缓冲器；
[0016]其中，所述第一缓冲器的输出端连接所述第二缓冲器的输入端；所述第二缓冲器的输出端连接所述第三缓冲器的输入端；所述第三缓冲器的输出端连接所述第四缓冲器的输入端；所述第四缓冲器的输出端连接所述第一晶体管的栅极；
[0017]所述第一缓冲器的输入端用于输入所述第一输入信号；所述第四缓冲器的输出端用于输出所述第一缓冲信号给所述第一晶体管
。
[0018]可选的，所述第二缓冲单元包括：第五缓冲器
、
第六缓冲器
、
第七缓冲器以及第八缓冲器；
[0019]其中，所述第五缓冲器的输出端连接所述第六缓冲器的输入端；所述第六缓冲器的输出端连接所述第七缓冲器的输入端；所述第七缓冲器的输出端连接所述第八缓冲器的输入端；所述第八缓冲器的输出端连接所述第二晶体管的栅极；
[0020]所述第五缓冲器的输入端用于输入所述第一输入信号；所述第八缓冲器的输出端用于输出所述第二缓冲信号给所述第二晶体管
。
[0021]可选的，所述第一缓冲器具体包括：第一
P
型晶体管与第二
P
型晶体管；所述第一
P
型晶体管的漏极连接所述第二
P
型晶体管的漏极；且所述第一
P
型晶体管的栅极与所述第二
P
型晶体管的栅极用于接收所述第一输入信号；所述第一
P
型晶体管的栅极连接所述第二
P
型晶体管的栅极，且所述第一
P
型晶体管的漏极与第二
P
型晶体管的漏极连接所述第二缓冲器的输入端；
[0022]所述第四缓冲器具体包括：第三
P
型晶体管与第四
P
型晶体管；所述第三
P
型晶体管的栅极连接所述第四六
P
型晶体管的栅极，且所述第三
P
型晶体管的栅极与所述第四
P
型晶体管的栅极连接所述第三缓冲器的输出端；所述第三
P
型晶体管的漏极连接所述第四
P
型晶体管的漏极；所述第三
P
型晶体管的漏极与所述第四
P
型晶体管的漏极连接所述驱动模块中所述第一
P
型晶体管的栅极；
[0023]所述第二缓冲器包括：第五
P
型晶体管与第六
P
型晶体管；所述第五
P
型晶体管的栅极连接所述第六
P
型晶体管的栅极，且所述第五
P
型晶体管的栅极与所述第六
P
型晶体管的栅极连接所述第一
P
型晶体管与所述第二
P
型晶体管的漏极；所述第五
P
型晶体管的漏极连接所述第六
P
型晶体管的漏极；所述第五
P
型晶体管的漏极与所述第六
P
型晶体管的漏极连接所述第三缓冲器的输入端；
[0024]所述第三缓冲器包括：第七
P
型晶体管与第八
P
型晶体管；所述第七
P
型晶体管的栅极连接所述第八
P
型晶体管的栅极，且所述第七
P
型晶体管的栅极与所述第八
P
型晶体管的栅极均连接所述第五
P
型晶体管的漏极与所述第六
P
型晶体管的漏极；所述第七
P
型晶体管的漏极连接所述第八
P
型晶体管的漏极，且所述第七
P
型晶体管的漏极与所述第八
P
型晶体管的漏极均连接所述第三
P
型晶体管的栅极与所述第四
P
型晶体管的栅极
。
[0025]可选的，所述第五缓冲器包括：第一
N
型晶体管与本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种
IGBT
驱动电路，其特征在于，包括：缓冲模块与驱动模块；所述缓冲模块的第一端连接所述驱动模块的第一端；其中，所述缓冲模块的第二端用于输入第一输入信号，所述缓冲模块用于根据所述第一输入信号产生第一缓冲信号和第二缓冲信号，并将所述第一缓冲信号与所述第二缓冲信号发送给所述驱动模块；所述驱动模块用于根据接收到的所述第一缓冲信号和所述第二缓冲信号产生第一驱动信号，并通过所述驱动模块的第二端输出所述第一驱动信号
。2.
如权利要求1所述的
IGBT
驱动电路，其特征在于，所述缓冲模块包括：第一缓冲单元与第二缓冲单元；所述第一缓冲单元的输入端连接所述第二缓冲单元的输入端；其中，所述第一缓冲单元的输入端与所述第二缓冲单元的输入端用于输入所述第一输入信号；所述第一缓冲单元的输出端连接所述驱动模块的第一端，并通过所述第一缓冲单元的输出端发送所述第一缓冲信号给所述驱动模块；所述第二缓冲单元的输出端连接所述驱动模块的第一端，并通过所述第二缓冲单元的输出端发送所述第二缓冲信号给所述驱动模块
。3.
如权利要求2所述的
IGBT
驱动电路，其特征在于，所述驱动模块包括：第一晶体管与第二晶体管；所述第一晶体管的漏极连接所述第二晶体管的漏极；其中，所述第一晶体管的栅极连接所述第一缓冲单元的输出端；所述第二晶体管的栅极连接所述第二缓冲单元的输出端；所述第一晶体管与所述第二晶体管用于根据接收到的所述第一缓冲信号与所述第二缓冲信号产生所述第一驱动信号，并通过所述第一晶体管的漏极与所述第二晶体管的漏极输出所述第一驱动信号
。4.
如权利要求3所述的
IGBT
驱动电路，其特征在于，所述第一缓冲单元包括：第一缓冲器
、
第二缓冲器
、
第三缓冲器以及第四缓冲器；其中，所述第一缓冲器的输出端连接所述第二缓冲器的输入端；所述第二缓冲器的输出端连接所述第三缓冲器的输入端；所述第三缓冲器的输出端连接所述第四缓冲器的输入端；所述第四缓冲器的输出端连接所述第一晶体管的栅极；所述第一缓冲器的输入端用于输入所述第一输入信号；所述第四缓冲器的输出端用于输出所述第一缓冲信号给所述第一晶体管
。5.
如权利要求4所述的
IGBT
驱动电路，其特征在于，所述第二缓冲单元包括：第五缓冲器
、
第六缓冲器
、
第七缓冲器以及第八缓冲器；其中，所述第五缓冲器的输出端连接所述第六缓冲器的输入端；所述第六缓冲器的输出端连接所述第七缓冲器的输入端；所述第七缓冲器的输出端连接所述第八缓冲器的输入端；所述第八缓冲器的输出端连接所述第二晶体管的栅极；所述第五缓冲器的输入端用于输入所述第一输入信号；所述第八缓冲器的输出端用于输出所述第二缓冲信号给所述第二晶体管
。6.
如权利要求5所述的
IGBT
驱动电路，其特征在于，所述第一缓冲器具体包括：第一
P
型晶体管与第二
P
型晶体管；所述第一
P
型晶体管的漏极连接所述第二
P
型晶体管的漏极；且所述第一
P
型晶体管的栅极与所述第二
P
型晶体管的
栅极用于接收所述第一输入信号；所述第一
P
型晶体管的栅极连接所述第二
P
型晶体管的栅极，且所述第一
P
型晶体管的漏极与第二
P
型晶体管的漏极连接所述第二缓冲器的输入端；所述第四缓冲器具体包括：第三
P
型晶体管与第四
P
型晶体管；所述第三
P
型晶体管的栅极连接所述第四
P
型晶体管的栅极，且所述第三
P
型晶体管的栅极与所述第四
P
型晶体管的栅极连接所述第三缓冲器的输出端；所述第三
P
型晶体管的漏极连接所述第四
P
型晶体管的漏极；所述第三
P
型晶体管的漏极与所述第四
P
型晶体管的漏极连接所述驱动模块中所述第一
P
型晶体管的栅极；所述第二缓冲器包括：第五
P
型晶体管与第六
P
型晶体管；所述第五
P
型晶体管的栅极连接所述第六
P
型晶体管的栅极，且所述第五
P
型晶体管的栅极与所述第六
P
型晶体管的栅极连接所述第一
P
型晶体管与所述第二
P
型晶体管的漏极；所述第五
P
型晶体管的漏极连接所述第六
P
型晶体管的漏极；所述第五
P
型晶体管的漏极与所述第六
P
型晶体管的漏极连接所述第三缓冲器的输入端；所述第三缓冲器包括：第七
P
型晶体管与第八
P
型晶体管；所述第七
P
型晶体管的栅极连接所述第八
P
型晶体管的栅极，且所述第七

【专利技术属性】
技术研发人员：张顺琳，池继富，
申请(专利权)人：上海芯稳微电子有限公司，
类型：新型
国别省市：