【技术实现步骤摘要】
鳍式场效应晶体管半导体装置及其形成方法
[0001]本公开涉及半导体装置的领域,且更特定来说但非排他地,涉及用以均匀地掺杂鳍式场效应晶体管(“FinFET”)半导体装置的半导体鳍片的设备及方法。
技术介绍
[0002]在半导体工业朝向使金属氧化物半导体(“MOS”)晶体管的大小按比例缩小的持续趋势下,已开发且继续开发三维或非平面晶体管技术(例如鳍式场效应晶体管(“FinFET”))来在一些应用中代替平面MOS晶体管。由于FinFET的三维结构使形成于硅衬底上的栅极与鳍片形状结构之间的重叠区增加,因此可更有效地控制可切换沟道区域。针对相等栅极长度,沟道区域也较长,且因此,源极与漏极之间的沟道的接通电阻可减小。另外,FinFET的阈值电压可通过调整栅极的功函数来控制。
[0003]例如射束线植入及等离子体掺杂(“PLAD”)或离子注入植入等传统掺杂方法致使在FinFET中的鳍片的不同面处,掺杂剂具有非均匀掺杂密度。因此,引起漏极漂移区域中的非均匀掺杂密度(“NDRIFT”),这可在鳍片顶部处导致过早击穿电压(“BVD”) ...
【技术保护点】
【技术特征摘要】
1.一种形成集成电路的方法,其包括:在半导体衬底上方形成半导体鳍片;在所述鳍片的顶部表面及侧表面上形成保形介电层;在所述保形介电层上方形成经掺杂半导体层,所述经掺杂半导体层包含掺杂剂;加热所述经掺杂半导体层,借此驱动所述掺杂剂穿过所述保形介电层,借此形成所述鳍片的经掺杂区域。2.根据权利要求1所述的方法,其中所述保形介电层是热氧化物层。3.根据权利要求1所述的方法,其中所述经掺杂半导体层包含多晶硅。4.根据权利要求1所述的方法,其中所述掺杂剂包含硼。5.根据权利要求1所述的方法,其中所述保形介电层具有约3.0nm的厚度。6.根据权利要求1所述的方法,其中所述经掺杂半导体层具有约40nm的厚度。7.根据权利要求1所述的方法,其进一步包括在所述经掺杂半导体层上方形成未掺杂半导体层且然后对所述经掺杂及未掺杂半导体层进行退火。8.根据权利要求7所述的方法,其中所述经掺杂及未掺杂半导体层是在熔炉中形成,且所述方法进一步包括在所述形成所述经掺杂半导体层与所述未掺杂半导体层之间执行空气阻断。9.根据权利要求1所述的方法,其中所述经掺杂半导体层具有约1e18 cm
‑3的所形成掺杂剂浓度。10.根据权利要求1所述的方法,其中所述经掺杂区域是金属氧化物半导体MOS鳍式场效...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。