集成MOS晶体管封装结构及电池管理系统技术方案

技术编号:37819668 阅读:11 留言:0更新日期:2023-06-09 09:52
本公开提供一种集成MOS晶体管封装结构和电池管理系统。该集成MOS晶体管封装结构,包括:N个MOS晶体管,N个MOS晶体管分别包括栅极、漏极和源极,其中N>1;封装载体,封装载体设置有栅极管脚、源极管脚和漏极管脚,述N个MOS晶体管的各个栅极通过打线方式连接至栅极管脚,N个MOS晶体管的各个源极通过打线方式、铜条带方式或铜片方式连接至源极管脚;以及印刷电路板,印刷电路板设置有覆铜区,覆铜区与N个MOS晶体管的漏极连接,其中,覆铜区的数量为一个或两个以上,每个覆铜区与n个MOS晶体管的漏极连接,以使得n个MOS晶体管的漏极通过相应的覆铜区进行连接,其中1≤n≤N,其中,印刷电路板设置在封装载体内并且用于设置N个MOS晶体管。设置在封装载体内并且用于设置N个MOS晶体管。设置在封装载体内并且用于设置N个MOS晶体管。

【技术实现步骤摘要】
集成MOS晶体管封装结构及电池管理系统


[0001]本公开涉及一种集成MOS晶体管封装结构及电池管理系统。

技术介绍

[0002]目前所使用的充放电开关通常采用分立式,在产业中,需要将各个充放电开关焊接到相应的电路板中,该方式成本较高而且必须要保证加工过程中的可靠性等。例如在美国专利公开US20220190629A1等中所提供的技术方案。
[0003]目前采用集成式功率开关将会成为行业发展趋势。对于集成式功率开关而言,由于其设置在电池与负载/充电器之间,因此其将会消耗一定的功率,所消耗的功率将会产生热量,如果热量不能很好地散去将会影响功率器件的工作状态。

技术实现思路

[0004]为了解决上述技术问题之一,本公开提供了一种集成MOS晶体管封装结构及电池管理系统。根据本公开的功率集成芯片,可以有效地减小芯片自身的电阻并且可以实现散热。
[0005]根据本公开的一个方面,一种集成MOS晶体管封装结构,包括:N个MOS晶体管,所述N个MOS晶体管分别包括栅极、漏极和源极,其中N>1;封装载体,所述封装载体设置有栅极管脚、源极管脚和漏极管脚,述N个MOS晶体管的各个栅极通过打线方式连接至所述栅极管脚,所述N个MOS晶体管的各个源极通过打线方式、铜条带方式或铜片方式连接至源极管脚;以及印刷电路板,所述印刷电路板设置有覆铜区,所述覆铜区与N个MOS晶体管的漏极连接,其中,所述覆铜区的数量为一个或两个以上,每个覆铜区与n个MOS晶体管的漏极连接,以使得n个MOS晶体管的漏极通过相应的覆铜区进行连接,其中1≤n≤N,其中,所述印刷电路板设置在所述封装载体内并且用于设置所述N个MOS晶体管。
[0006]根据本公开的至少一个实施方式的集成MOS晶体管封装结构,所述覆铜区设置在印刷电路板上,并且所述覆铜区设定成便于散热的预定尺寸。
[0007]根据本公开的至少一个实施方式的集成MOS晶体管封装结构,,所述覆铜区的数量为一个,N个MOS晶体管的漏极均连接至该一个覆铜区,以便将N个MOS晶体管的漏极连接。
[0008]根据本公开的至少一个实施方式的集成MOS晶体管封装结构,所述覆铜区的数量为两个,所述N个MOS晶体管中的N/2个MOS晶体管的漏极均连接至一个覆铜区,所述N个MOS晶体管中的其余N/2个MOS晶体管均连接至另一个覆铜区。
[0009]根据本公开的至少一个实施方式的集成MOS晶体管封装结构,所述印刷电路板设置有源极电位区域,所述N个MOS晶体管中的m个MOS晶体管的源极通过打线方式、铜条带方式或铜片方式连接至所述源极电位区域的第一源极电位区域,所述N个MOS晶体管中的N

m个MOS晶体管的源极通过打线方式、铜条带方式或铜片方式连接至所述源极电位区域的第二源极电位区域,并且所述第一源极电位区域连接至第一源极管脚,所述第二源极电位区域连接至第二源极管脚,其中1≤m≤N

1。
[0010]根据本公开的至少一个实施方式的集成MOS晶体管封装结构,所述源极电位区域的数量为两个以上,并且每个源极电位区域与至少一个MOS晶体管的源极连接。
[0011]根据本公开的至少一个实施方式的集成MOS晶体管封装结构,所述n个MOS晶体管与两个以上的子覆铜区连接,并且两个以上的子覆铜区通过印刷导线连接,以便将所述n个MOS晶体管的漏极连接。
[0012]根据本公开的至少一个实施方式的集成MOS晶体管封装结构,还包括还包括一个或两个以上热敏电阻,所述热敏电阻设置在所述封装载体内,并且所述热敏电阻连接至热敏电阻管脚。
[0013]根据本公开的至少一个实施方式的集成MOS晶体管封装结构,N个MOS晶体管分为N/2个充电MOS晶体管和N/2个放电MOS晶体管,N/2个充电MOS晶体管的漏极与N个放电MOS晶体管的漏极连接并且连接至漏极管脚,并且N/2个充电MOS晶体管的源极互连后连接至第一源极管脚或者分别连接至第一源极管脚,N/2个放电MOS晶体管的源极互连后连接至第二源极管脚或者分别连接至第二源极管脚,N/2个充电MOS晶体管的栅极互连后连接至充电栅极管脚或者分别连接至充电栅极管脚,N/2个放电MOS晶体管的栅极互连后连接至放电栅极管脚或者分别连接至充电栅极管脚。
[0014]根据本公开的至少一个实施方式的集成MOS晶体管封装结构,还设置有预充放电MOS晶体管,所述预充放电MOS晶体管包括预充电MOS晶体管和预放电MOS晶体管,预充电MOS晶体管和预放电MOS晶体管的漏极互连,并且预充电MOS晶体管的栅极连接至预充电栅极管脚,预充电MOS晶体管的源极连接至预充电源极管脚,预放电MOS晶体管的栅极连接至预放电栅极管脚,预放电MOS晶体管的源极连接至预放电源极管脚。
[0015]根据本公开的至少一个实施方式的集成MOS晶体管封装结构,所述预充电MOS晶体管包括一对预充电MOS晶体管,并且所述预放电MOS晶体管包括一对预放电MOS晶体管。
[0016]根据本公开的至少一个实施方式的集成MOS晶体管封装结构,所述栅极包括控制栅极与分离栅极,所述栅极管脚包括控制栅极管脚与分离栅极管脚,所述控制栅极与控制栅极管脚连接,所述分离栅极与分离栅极管脚连接。
[0017]根据本公开的另一方面,一种电池管理系统,包括:
[0018]如上任一项所述的集成MOS晶体管封装结构;以及
[0019]驱动单元,所述驱动单元与所述栅极管脚连接。
[0020]根据本公开的至少一个实施方式的电池管理系统,所述集成MOS晶体管封装结构的源极管脚连接电池组的低压侧与负载/充电器的低压侧之间、或者连接所述电池组的高压侧与负载/充电器的高压侧之间。
附图说明
[0021]附图示出了本公开的示例性实施方式,并与其说明一起用于解释本公开的原理,其中包括了这些附图以提供对本公开的进一步理解,并且附图包括在本说明书中并构成本说明书的一部分。
[0022]图1是根据本公开的一个实施方式的封装结构的结构示意图。
[0023]图2是根据本公开的一个实施方式的覆铜区示意图。
[0024]图3是根据本公开的一个实施方式的覆铜区示意图。
[0025]图4是根据本公开的一个实施方式的覆铜区示意图。
[0026]图5是根据本公开的一个实施方式的封装结构的结构示意图。
[0027]图6是根据本公开的一个实施方式的封装结构的结构示意图。
[0028]图7是根据本公开的一个实施方式的封装结构的结构示意图。
[0029]图8是根据本公开的一个实施方式的封装结构的结构示意图。
[0030]图9是根据本公开的一个实施方式的封装结构的结构示意图。
[0031]图10是根据本公开的一个实施方式的封装结构的结构示意图。
[0032]图11是根据本公开的一个实施方式的封装结构的结构示意图。
[0033]图12是根据本公开的一个实施方式的封装结构的结构示意图。
[0034]图本文档来自技高网
...

【技术保护点】

【技术特征摘要】
1.一种集成MOS晶体管封装结构,其特征在于,包括:N个MOS晶体管,所述N个MOS晶体管分别包括栅极、漏极和源极,其中N>1;封装载体,所述封装载体设置有栅极管脚、源极管脚和漏极管脚,所述N个MOS晶体管的各个栅极通过打线方式连接至所述栅极管脚,所述N个MOS晶体管的各个源极通过打线方式、铜条带方式或铜片方式连接至源极管脚;以及印刷电路板,所述印刷电路板设置有覆铜区,所述覆铜区与N个MOS晶体管的漏极连接,其中,所述覆铜区的数量为一个或两个以上,每个覆铜区与n个MOS晶体管的漏极连接,以使得n个MOS晶体管的漏极通过相应的覆铜区进行连接,其中1≤n≤N,其中,所述印刷电路板设置在所述封装载体内并且用于设置所述N个MOS晶体管。2.如权利要求1所述的集成MOS晶体管封装结构,其特征在于,所述覆铜区设定成便于散热的预定尺寸。3.如权利要求1或2所述的集成MOS晶体管封装结构,其特征在于,所述覆铜区的数量为一个,N个MOS晶体管的漏极均连接至该一个覆铜区,以便将N个MOS晶体管的漏极连接。4.如权利要求1或2所述的集成MOS晶体管封装结构,其特征在于,可选地,所述覆铜区的数量为两个,所述N个MOS晶体管中的N/2个MOS晶体管的漏极均连接至一个覆铜区,所述N个MOS晶体管中的其余N/2个MOS晶体管均连接至另一个覆铜区;可选地,所述印刷电路板设置有源极电位区域,所述N个MOS晶体管中的m个MOS晶体管的源极通过打线方式、铜条带方式或铜片方式连接至所述源极电位区域的第一源极电位区域,所述N个MOS晶体管中的N

m个MOS晶体管的源极通过打线方式、铜条带方式或铜片方式连接至所述源极电位区域的第二源极电位区域,并且所述第一源极电位区域连接至第一源极管脚,所述第二源极电位区域连接至第二源极管脚,其中1≤m≤N

1。5.如权利要求4所述的集成MOS晶体管封装结构,其特征在于,所述源极电位区域的数量为两个以上,并且每个源极电位区域与至少一个MOS晶体管的源极连接。6.如权利要求1或2所述的集成MOS晶体管封装结构,其特征在于,可选地,所述n...

【专利技术属性】
技术研发人员:请求不公布姓名
申请(专利权)人:杭州迈巨微电子有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1