PFC电路、供电电路及电子设备制造技术

本发明专利技术公开了一种PFC电路、供电电路及电子设备，PFC电路包括：第一电容和第一二极管，第一电容第一端与PFC电路第一输入端相连，第一电容第二端与第一二极管阴极相连且具有第一连接点，第一二极管阳极与PFC电路第二输入端相连；第二二极管和第二电容，第二二极管阴极与第一电容第一端和PFC电路第一输出端相连，第二二极管阳极与第二电容第一端相连且具有第二连接点，第二电容第二端与第一二极管阳极和PFC电路第二输出端相连；第三二极管，第三二极管阳极与第一连接点相连，第三二极管阴极与第二连接点相连；电流通路，电流通路与第一二极管和/或第二二极管并联，用于抑制PFC电路输入端的浪涌电流和输出端的纹波电流。该电路的功率因数和安全性更高。的功率因数和安全性更高。的功率因数和安全性更高。

【技术实现步骤摘要】
PFC电路、供电电路及电子设备


[0001]本专利技术涉及电子电路领域，尤其涉及一种PFC电路、供电电路及电子设备。

技术介绍

[0002]在电子电路中，为了提高用电设备的功率因数，通常会在电路中增加PFC(Power Factor Correction，功率因素校正)，例如，在相关技术中，可在电路中增加图1所示的填谷电路，该填谷电路内的电容C1和电容C2采用串联充电，并联放电的方式增加交流电输入的导通角，从而达到提高功率因数的目的。
[0003]上述相关技术中的填谷电路的弊端在于，由于电容C1和电容C2串联充电并联放电的工作特性，该填谷电路后端的功率变换电路产生的高频纹波电流仅在填谷电路并联放电及串联充电阶段可通过电容C1和电容C2吸收，其他时间二极管D1和D2处于截止状态，功率变换电路产生的高频纹波电流将通过供电线流入电网中，高频纹波电流流经环路较大，且直接流入电网中，从而使电路的EMI(Electromagnetic Interference，电磁干扰)性能较差，并降低电路的功率因数，且对电网的谐波污染较大。

技术实现思路

[0004]本专利技术旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本专利技术的第一个目的在于提出一种PFC电路，通过在第一二极管和/或第二二极管上并联电流通路，以抑制PFC电路的输入端的浪涌电流和输出端的纹波电流，降低纹波电流引起的EMI干扰和输入电流畸变，从而能够提高PFC电路的EMI性能和功率因数，降低对电网的谐波污染；同时能够增强PFC电路的浪涌电流抑制能力，提高PFC电路的安全性，实现了对PFC电路的整体优化。
[0005]本专利技术的第二个目的在于提出一种供电电路。
[0006]本专利技术的第三个目的在于提出一种电子设备。
[0007]为达到上述目的，本专利技术第一方面实施例提出了一种PFC电路，包括：第一电容和第一二极管，第一电容的第一端与PFC电路的第一输入端相连，第一电容的第二端与第一二极管的阴极相连且形成有第一连接点，第一二极管的阳极与PFC电路的第二输入端相连；第二二极管和第二电容，第二二极管的阴极分别与第一电容的第一端和PFC电路的第一输出端相连，第二二极管的阳极与第二电容的第一端相连且形成有第二连接点，第二电容的第二端分别与第一二极管的阳极和PFC电路的第二输出端相连；第三二极管，第三二极管的阳极与第一连接点相连，第三二极管的阴极与第二连接点相连；电流通路，电流通路与第一二极管和/或第二二极管并联，用于抑制PFC电路的输入端的浪涌电流和输出端的纹波电流。
[0008]根据本专利技术实施例的PFC电路，通过在第一二极管和/或第二二极管上并联电流通路，以抑制PFC电路的输入端的浪涌电流和输出端的纹波电流，降低纹波电流引起的EMI干扰和输入电流畸变，从而能够提高PFC电路的EMI性能和功率因数，降低对电网的谐波污染；同时能够增强PFC电路的浪涌电流抑制能力，提高PFC电路的安全性，实现了对PFC电路的整
体优化。
[0009]根据本专利技术的一个实施例，电流通路包括：第三电容，第三电容与第一二极管并联；和/或，第四电容，第四电容与第二二极管并联。
[0010]根据本专利技术的一个实施例，第三电容的容值和第四电容的容值均小于第一电容的容值且小于第二电容的容值。
[0011]根据本专利技术的一个实施例，第一电容的容值和第二电容的容值相等。
[0012]根据本专利技术的一个实施例，PFC电路还包括：电阻，电阻与第三二极管串联。
[0013]根据本专利技术的一个实施例，在第一阶段，PFC电路的输入电压大于第一电容的电压且小于第一电容和第二电容的串联电压，第一二极管、第二二极管和第三二极管均处于断开状态，输入电压给PFC电路的输出端的负载供电，并给电流通路充电；在第二阶段，输入电压大于第一电容和第二电容的串联电压，第三二极管处于导通状态，输入电压给第一电容、第二电容和电流通路充电，并给负载供电，其中，电流通路在充电至峰值电压后放电；在第三阶段，输入电压大于第一电容的电压且小于第一电容和第二电容的串联电压，第一二极管、第二二极管和第三二极管均处于断开状态，输入电压和电流通路共同给负载供电。
[0014]为达到上述目的，本专利技术第二方面实施例提出了一种供电电路，包括：整流电路，整流电路的输入端与交流电源相连，整流电路用于将交流电源提供的交流电转换为第一直流电；前述的PFC电路，PFC电路的输入端与整流电路相连，PFC电路的输出端与负载相连，PFC电路用于将第一直流电转换为第二直流电提供给负载，并进行功率因数校正。
[0015]根据本专利技术实施例的供电电路，通过前述的PFC电路，能够提高供电电路的EMI性能和功率因数，降低对电网的谐波污染；同时能够增强供电电路的浪涌电流抑制能力，提高供电电路电路的安全性，从而实现对供电电路的整体优化。
[0016]根据本专利技术的一个实施例，整流电路为全桥不可控整流电路。
[0017]为达到上述目的，本专利技术第三方面实施例提出了一种电子设备，包括前述的PFC电路，或者，前述的供电电路。
[0018]根据本专利技术实施例的电子设备，通过前述的PFC电路或前述的供电电路，能够提高电子设备的EMI性能和功率因数，降低对电网的谐波污染；同时能够增强电子设备的浪涌电流抑制能力，提高电子设备的安全性，从而实现对电子设备的整体优化。
[0019]本专利技术附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本专利技术的实践了解到。
附图说明
[0020]图1为相关技术中的一种填谷电路；
[0021]图2a
‑
图2c为根据本专利技术一些实施例的PFC电路的结构示意图。
[0022]图3a
‑
图3c为根据本专利技术一些实施例的PFC电路的电路图；
[0023]图4为根据本专利技术一个实施例的PFC电路的工作时序图；
[0024]图5为相关技术中的填谷电路的传导骚扰测试的结果示意图；
[0025]图6为根据本专利技术一个实施例的PFC电路的传导骚扰测试的结果示意图；
[0026]图7为根据本专利技术一个实施例的供电电路的结构示意图；
[0027]图8为根据本专利技术一个实施例的供电电路的电路图；
[0028]图9a
‑
图9b为根据本专利技术一个实施例的电子设备的结构示意图。
具体实施方式
[0029]下面详细描述本专利技术的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本专利技术，而不能理解为对本专利技术的限制。
[0030]下面参考附图描述本专利技术实施例提出的PFC电路、供电电路及电子设备。
[0031]图2a
‑
图2c为根据本专利技术一些实施例的PFC电路的结构示意图，参考图2a
‑
图2c所示，该PFC电路100包本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种PFC电路，其特征在于，包括：第一电容和第一二极管，所述第一电容的第一端与所述PFC电路的第一输入端相连，所述第一电容的第二端与所述第一二极管的阴极相连且形成有第一连接点，所述第一二极管的阳极与所述PFC电路的第二输入端相连；第二二极管和第二电容，所述第二二极管的阴极分别与所述第一电容的第一端和所述PFC电路的第一输出端相连，所述第二二极管的阳极与所述第二电容的第一端相连且形成有第二连接点，所述第二电容的第二端分别与所述第一二极管的阳极和所述PFC电路的第二输出端相连；第三二极管，所述第三二极管的阳极与所述第一连接点相连，所述第三二极管的阴极与所述第二连接点相连；电流通路，所述电流通路与所述第一二极管和/或所述第二二极管并联，用于抑制所述PFC电路的输入端的浪涌电流和输出端的纹波电流。2.根据权利要求1所述的PFC电路，其特征在于，所述电流通路包括：第三电容，所述第三电容与所述第一二极管并联；和/或，第四电容，所述第四电容与所述第二二极管并联。3.根据权利要求2所述的PFC电路，其特征在于，所述第三电容的容值和所述第四电容的容值均小于所述第一电容的容值且小于所述第二电容的容值。4.根据权利要求3所述的PFC电路，其特征在于，所述第一电容的容值和所述第二电容的容值相等。5.根据权利要求1
‑
4任一项所述的PFC电路，其特征在于，所述PFC电路还包括：电阻，所述电阻与所述第三二极管串联。6.根据权利要求1
‑
4任一项所述的PFC电路，其特...

【专利技术属性】
技术研发人员：黄康生，庞振江，洪海敏，潘晓冬，梁智斌，
申请(专利权)人：深圳智芯微电子科技有限公司，
类型：发明
国别省市：