一种降低电源电磁干扰的电路制造技术

本公开提出了一种降低电源电磁干扰的电路，涉及电子技术领域，该电路包括：第一热回路和第二热回路，第一热回路嵌接在第二热回路中形成抗干扰电路单元，其中，第一热回路和第二热回路均与电源和负载电路单元连接，第一热回路和第二热回路上电流方向相反。第一热回路包括第一电容、第一上晶体管和第一下晶体管，其中，第一电容、第一上晶体管和第一下晶体管串联连接形成回路。第二热回路包括第二电容、第二上晶体管和第二下晶体管，其中，第二电容、第二上晶体管和第二下晶体管串联连接形成回路。由此，通过将第一热回路嵌接在第二热回路中形成抗干扰电路单元，可以大大增加磁场的叠加区域，使空间磁场抵消能力加强。使空间磁场抵消能力加强。使空间磁场抵消能力加强。

【技术实现步骤摘要】
一种降低电源电磁干扰的电路


[0001]本公开涉及电子
，尤其涉及一种降低电源电磁干扰的电路。

技术介绍

[0002]随着电力电子变换器工作频率的提高，电磁干扰(Elecro
‑
Magnetic Interference，EMI)是电路设计中的重要挑战。电源通常是电路EMI的一个发射源，在通常的电源设计中，为了降低EMI，需将热回路面积尽可能减小。但受限于元器件面积及电路板布局，该种方法改进有限。
[0003]公开内容
[0004]本公开旨在至少在一定程度上解决相关技术中的技术问题之一。
[0005]为此，本公开的一个目的在于提出一种降低电源电磁干扰的电路。该降低电源电磁干扰的电路通过控制两个电流方向相反的热回路，并将两个热回路嵌套放置，从而最大限度的减小EMI，保护电器元件。
[0006]需要说明的是，热回路是电路中的涉及快速开关电流的电路，它可以为单条线路的组合，在特定时间会有电流流过，在其他时间没有电流流过。
[0007]为实现上述目的，本公开实施例提出了一种降低电源电磁干扰的电路，该电路包括：第一热回路和第二热回路，所述第一热回路嵌接在所述第二热回路中形成抗干扰电路单元；其中，所述第一热回路和第二热回路分别与电源连和负载电路单元连接，所述第一热回路和所述第二热回路上电流方向相反。
[0008]另外，根据本公开上述实施例的一种降低电源电磁干扰的电路还可以具有如下附加的技术特征：
[0009]根据本公开的一个实施例，所述第一热回路包括：第一电容、第一上晶体管和第一下晶体管，其中，所述第一电容的第一上晶体管和第一下晶体管串联连接形成回路；所述第二热回路包括：第二电容、第二上晶体管和第二下晶体管，其中，所述第二电容、所述第二上晶体管和所述第二下晶体管串联连接形成回路。
[0010]根据本公开的一个实施例，所述第一上晶体管的源极与所述第一下晶体管的漏级之间通过第一连接线连接，所述第二上晶体管的漏级与所述第二下晶体管的源级之间通过第二连接线之间，所述第一连接线和所述第二连接线之间通过第三连接线连接。
[0011]根据本公开的一个实施例，所述第一电容的第一端和所述第一上晶体管的漏级与所述第一热回路的电源连接，所述第一电容的第二端和所述第一下晶体管的源级连接；所述第二电容的第三端和所述第二上晶体管的源级与所述第二热回路的电源连接，所述第二电容的第二端和所述第二下晶体管的漏级连接。
[0012]根据本公开的一个实施例，所述第一电容为第一输入电容，所述第二电容为第二输入电容，所述第一热回路嵌接所述第二热回路后，形成正向抗干扰电路单元。
[0013]根据本公开的一个实施例，所述第一电容为第一输出电容，所述第二电容为第二输出电容，所述第一热回路嵌接所述第二热回路后形成反向抗干扰电路单元。
[0014]根据本公开的一个实施例，还包括：第三电容和第一电感，所述第三电容的第一端与所述第一电感的第一端分别与所述电源连接，所述第一电感的第二端与所述第二上晶体管的源级和所述第二下晶体管的漏级连接；所述第三电容的第二端与所述第一下晶体管的源极连接。
[0015]根据本公开的一个实施例，所述电路还包括至少一个抗干扰电路单元对，其中，所述抗干扰电路单元对包括正向抗干扰电路单元和反向抗干扰电路单元，所述正向抗干扰电路单元中的第二热回路与所述反向抗干扰电路单元中的第二热回路连接；其中，所述第一电容为第一输入电容，所述第二电容为第二输入电容，所述第一热回路嵌接所述第二热回路中形成所述正向抗干扰电路单元；所述第一电容为第一输出电容，所述第二电容为第二输出电容，所述第一热回路嵌接所述第二热回路中形成所述反向抗干扰电路单元。
[0016]根据本公开的一个实施例，所述正向抗干扰电路单元中的第二热回路与所述反向抗干扰电路单元中的第二热回路之间通过第二电感55连接。
[0017]根据本公开的一个实施例，所述第二电容和所述第二下晶体管之间的连线接地。
[0018]根据本公开的一个实施例，所述负载电路单元接地。
附图说明
[0019]图1是本公开实施例的一种降低电源电磁干扰的电路的结构示意图；
[0020]图2是本公开实施例的一种正向降低电源EMI干扰的电路的结构示意图；
[0021]图3是本公开实施例的一种降低电源EMI干扰的降压电路的结构示意图；
[0022]图4是本公开实施例的一种降低电源EMI干扰的升压电路的结构示意图；
[0023]图5是本公开实施例的一种正/反向降低电源EMI干扰的电路的结构示意图。
具体实施方式
[0024]下面详细描述本公开的实施例，实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本公开，而不能理解为对本公开的限制。
[0025]下面参考附图来描述本公开实施例提出的一种降低电源EMI的电路。
[0026]图1为本公开实施例提供的一种降低电源EMI的电路的结构示意图。如图1所示，本公开实施例的降低电源EMI的电路100可包括，第一热回路11和第二热回路12，第一热回路11嵌接在第二热回路12中形成抗干扰电路单元，其中，第一热回路11和第二热回路12均与电源10和负载电路单元13连接，第一热回路11和第二热回路12上电流方向相反。
[0027]第一热回路11包括第一电容111、第一上晶体管112和第一下晶体管113，其中，第一电容111、第一上晶体管112和第一下晶体管113串联连接形成回路。第二热回路12包括：第二电容121、第二上晶体管122和第二下晶体管123，其中，第二电容121、第二上晶体管122和第二下晶体管123串联连接形成回路。
[0028]在本公开实施例中，第一上晶体管112的漏级通过导线与电源10的第一端连接，第一电容111的第一端通过导线与电源10的第二端连接，第一电容111的第二端通过导线与第一下晶体管113的源级连接，进而形成第一热回路11。第二下晶体管122的源极通过导线与电源10的第二端连接，电源10的第一端通过导线与第二电容121的第二端连接，第二电容
121的第一端通过导线与第二上晶体管122漏极连接，进而形成第二热回路12。
[0029]其中，第一上晶体管112的源极与第一下晶体管113的漏级之间通过第一连接线连接，第二上晶体管122的漏级与第二下晶体管123的源级之间通过第二连接线之间，第一连接线和第二连接线之间通过第三连接线连接。
[0030]在本公开实施例中，作为一种可能的实现方式，第一上晶体管112、第一下晶体管113、第二上晶体管122和第二下晶体管123为金氧半场效晶体管(Metal
‑
Oxide
‑
Semiconductor Field
‑
Effect Transistor，MOSEFET)管。在M本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种降低电源电磁干扰的电路，其特征在于，包括：第一热回路和第二热回路，所述第一热回路嵌接在所述第二热回路中形成抗干扰电路单元；其中，所述第一热回路和第二热回路均与电源和负载电路单元连接，所述第一热回路和所述第二热回路上电流方向相反。2.根据权利要求1所述的电路，其特征在于，所述第一热回路包括：第一电容、第一上晶体管和第一下晶体管，其中，所述第一电容、第一上晶体管和第一下晶体管串联连接形成回路；所述第二热回路包括：第二电容、第二上晶体管和第二下晶体管，其中，所述第二电容、所述第二上晶体管和所述第二下晶体管串联连接形成回路。3.根据权利要求2所述的电路，其特征在于，所述第一上晶体管的源极与所述第一下晶体管的漏级之间通过第一连接线连接，所述第二上晶体管的漏级与所述第二下晶体管的源级之间通过第二连接线之间，所述第一连接线和所述第二连接线之间通过第三连接线连接。4.根据权利要求2或3所述的电路，其特征在于，所述第一电容的第一端和所述第一上晶体管的漏级与所述第一热回路的电源连接，所述第一电容的第二端和所述第一下晶体管的源级连接；所述第二电容的第三端和所述第二上晶体管的源级与所述第二热回路的电源连接，所述第二电容的第二端和所述第二下晶体管的漏级连接。5.根据权利要求4所述的电路，其特征在于，所述第一电容为第一输入电容，所述第二电容为第二输入电容，所述第一热回路嵌接所述第二热回路后，形成正向抗干扰电路单元。6.根据权利要...

【专利技术属性】
技术研发人员：薛张涛，
申请(专利权)人：北京罗克维尔斯科技有限公司，
类型：发明
国别省市：