一种半导体器件结构及其制造方法、DRAM和电子设备技术

一种半导体器件结构及其制造方法、DRAM和电子设备，所述半导体器件结构包括：衬底；多个存储单元列，每个所述存储单元列均包括沿第一方向堆叠设置在所述衬底一侧的多个存储单元，所述多个存储单元列在所述衬底上沿第二方向和第三方向排列形成阵列；所述存储单元包括晶体管和电容器，晶体管和电容器的结构与说明书的定义相同；多条沿第一方向延伸的位线，沿第二方向上相邻的两个存储单元列的多个存储单元的晶体管的源极区均与一条共用的位线连接；多条沿第三方向延伸的字线。本申请实施例的半导体器件结构具有立体堆叠结构，可以增加半导体存储器的存储密度，从而减少单位Gb的制作成本。本。本。

【技术实现步骤摘要】
一种半导体器件结构及其制造方法、DRAM和电子设备


[0001]本申请涉及但不限于半导体器件领域，尤指一种半导体器件结构及其制造方法、DRAM和电子设备。

技术介绍

[0002]动态随机存取存储器(Dynamic Random Access Memory,DRAM)是一种常见的系统内存，广泛应用在个人电脑、笔记本和消费电子产品中，每年的产值占整个半导体行业的30％左右。现在世界前三大DRAM公司正在进入1a技术节点，其栅极长度已经到达15nm(和逻辑的7nm接近)，难以再进一步微缩，而且电容的制备也很难达到工艺要求。

技术实现思路

[0003]以下是对本文详细描述的主题的概述。本概述并非是为了限制本申请的保护范围。
[0004]本申请实施例提供了一种半导体器件结构及其制造方法、DRAM和电子设备，该半导体器件结构具有立体堆叠结构，可以增加半导体存储器的存储密度，从而减少单位Gb的制作成本。
[0005]本申请实施例提供了一种半导体器件结构，包括：
[0006]衬底；
[0007]多个存储单元列，每个所述存储单元列均包括沿第一方向堆叠设置在所述衬底一侧的多个存储单元，所述多个存储单元列在所述衬底上沿第二方向和第三方向排列形成阵列；所述存储单元包括晶体管和电容器，所述晶体管包括半导体柱和栅极，所述半导体柱沿第二方向延伸并且包括源极区、沟道区和漏极区，所述源极区和所述漏极区分别位于所述半导体柱的两端，所述沟道区位于所述源极区和所述漏极区之间，所述栅极环绕在所述沟道区四周；所述电容器环绕在所述漏极区远离所述沟道区一端的四周；
[0008]多条沿第一方向延伸的位线，沿第二方向上相邻的两个存储单元列的多个存储单元的晶体管的源极区均与一条共用的位线连接；
[0009]多条沿第三方向延伸的字线，其中，所述衬底在第三方向上设置有一个存储单元列，此时每条所述字线由沿第三方向排列的一个存储单元列的一个存储单元的晶体管的栅极形成；或者，所述衬底在第三方向上设置有多个存储单元列，此时每条所述字线由沿第三方向排列的多个存储单元的晶体管的栅极连接在一起形成。
[0010]在本申请实施例中，沿第一方向排列的多条字线的长度可以不同，形成阶梯状。
[0011]在本申请实施例中，所述字线的材料可以为ITO。
[0012]在本申请实施例中，所述半导体柱的材料可以选自IGZO、ZTO、IZO、ZnO
x
、InWO、IZTO、InO
x
、In2O3、SnO2、TiO
x
、Zn
x
O
y
N
z
、Mg
x
Zn
y
O
z
、Zr
x
In
y
Zn
z
O
a
、Hf
x
In
y
Zn
z
O
a
、Al
x
Sn
y
In
z
Zn
a
O
d
、Si
x
In
y
Zn
z
O
a
、Al
x
Zn
y
Sn
z
O
a
、Ga
x
Zn
y
Sn
z
O
a
、Zr
x
Zn
y
Sn
z
O
a
和InGaSiO中的任意一种或多种。
[0013]在本申请实施例中，所述电容器可以包括内电极板、外电极板、设置在所述内电极
板和所述外电极板之间的介电质层，所述漏极区与所述内电极板相连接。
[0014]在本申请实施例中，所述存储单元列还可以包括层间隔离带，所述层间隔离带设置在所述存储单元列中相邻的两个存储单元的晶体管的栅极之间，将相邻的两个存储单元的晶体管的栅极隔离开。
[0015]在本申请实施例中，所述半导体器件结构还可以包括一个或多个沿第一方向延伸的存储单元隔离柱。在第二方向上每间隔两个存储单元列可以设置有一个所述存储单元隔离柱。
[0016]在本申请实施例中，所述层间隔离带和所述存储单元隔离柱的材料可以为氧化硅。
[0017]在本申请实施例中，所述晶体管还可以包括栅极介电层，所述栅极介电层设置在所述沟道区与所述栅极之间。
[0018]在本申请实施例中，所述栅极介电层的材料可以选自二氧化硅、HfO2、ZrO和Al2O3中的任意一种或多种。
[0019]在本申请实施例中，所述半导体器件结构还可以包括内部支撑层，所述内部支撑层可以设置在沿第一方向相邻的两个半导体柱之间，配置为对所述半导体柱提供支撑。
[0020]在本申请实施例中，所述内部支撑层可以位于所述位线两侧，或者可以位于所述位线两侧和所述存储单元隔离柱两侧。
[0021]在本申请实施例中，所述内部支撑层的材料可以为SiN。
[0022]本申请实施例还提供了一种半导体器件结构的制造方法，包括：
[0023]S10：在衬底一侧按照牺牲层和沟道层的顺序沿第一方向堆叠设置多个牺牲层/沟道层；
[0024]S20：在所述多个牺牲层/沟道层中定义出存储单元区，并沿第一方向刻蚀出位线槽，以及在所述位线槽中填充隔离材料；
[0025]S30：去除牺牲层，剩余的沟道层形成多条沿第一方向和第三方向阵列排列并且沿第二方向延伸的半导体柱，所述半导体柱包括位于两端的源极区和漏极区、位于所述源极区和所述漏极区之间的沟道区；
[0026]S40：在所述半导体柱的沟道区四周设置环绕所述沟道区的栅极，得到多个由所述半导体柱和所述栅极形成的晶体管；以及，若在第三方向上排列的半导体柱有一条，则使这一条半导体柱上的栅极作为字线；或者，若在第三方向上排列的半导体柱有多条，则使在第三方向上排列的多条半导体柱上的栅极在第三方向上连接在一起形成字线；
[0027]S50：在所述半导体柱的漏极区远离所述沟道区一端的四周设置环绕所述漏极区一端的电容器；
[0028]S60：去除所述位线槽中的隔离材料，在所述位线槽中填充位线材料，形成沿第一方向延伸的位线，将所述位线和与该位线相接触的多条半导体柱的所述源极区连接，使得所述多条半导体柱的所述源极区共用该一条位线。
[0029]在本申请实施例中，步骤S20可以包括：
[0030]S21：在所述多个牺牲层/沟道层中定义出存储单元区，并沿第一方向间隔刻蚀出存储单元隔离槽和位线槽；
[0031]S22：沿第二方向对所述位线槽与所述牺牲层对应的部分进行侧边刻蚀，得到内部
支撑槽，在所述内部支撑槽中填充内部支撑层；
[0032]任选地，S23：沿第二方向对所述存储单元隔离槽与所述牺牲层本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件结构，其特征在于，包括：衬底；多个存储单元列，每个所述存储单元列均包括沿第一方向堆叠设置在所述衬底一侧的多个存储单元，所述多个存储单元列在所述衬底上沿第二方向和第三方向排列形成阵列；所述存储单元包括晶体管和电容器，所述晶体管包括半导体柱和栅极，所述半导体柱沿第二方向延伸并且包括源极区、沟道区和漏极区，所述源极区和所述漏极区分别位于所述半导体柱的两端，所述沟道区位于所述源极区和所述漏极区之间，所述栅极环绕在所述沟道区四周；所述电容器环绕在所述漏极区远离所述沟道区一端的四周；多条沿第一方向延伸的位线，沿第二方向上相邻的两个存储单元列的多个存储单元的晶体管的源极区均与一条共用的位线连接；多条沿第三方向延伸的字线，其中，所述衬底在第三方向上设置有一个存储单元列，此时每条所述字线由沿第三方向排列的一个存储单元列的一个存储单元的晶体管的栅极形成；或者，所述衬底在第三方向上设置有多个存储单元列，此时每条所述字线由沿第三方向排列的多个存储单元的晶体管的栅极连接在一起形成。2.根据权利要求1所述的半导体器件结构，其中，沿第一方向排列的多条字线的长度不同，形成阶梯状；任选地，所述字线的材料为ITO。3.根据权利要求1所述的半导体器件结构，其中，所述半导体柱的材料选自IGZO、ZTO、IZO、ZnO
x
、InWO、IZTO、InO
x
、In2O3、SnO2、TiO
x
、Zn
x
O
y
N
z
、Mg
x
Zn
y
O
z
、Zr
x
In
y
Zn
z
O
a
、Hf
x
In
y
Zn
z
O
a
、Al
x
Sn
y
In
z
Zn
a
O
d
、Si
x
In
y
Zn
z
O
a
、Al
x
Zn
y
Sn
z
O
a
、Ga
x
Zn
y
Sn
z
O
a
、Zr
x
Zn
y
Sn
z
O
a
和InGaSiO中的任意一种或多种。4.根据权利要求1
‑
3中任一项所述的半导体器件结构，其中，所述电容器包括内电极板、外电极板、设置在所述内电极板和所述外电极板之间的介电质层，所述漏极区与所述内电极板相连接。5.根据权利要求1
‑
3中任一项所述的半导体器件结构，其中，所述存储单元列还包括层间隔离带，所述层间隔离带设置在所述存储单元列中相邻的两个存储单元的晶体管的栅极之间，将相邻的两个存储单元的晶体管的栅极隔离开；任选地，所述半导体器件结构还包括一个或多个沿第一方向延伸的存储单元隔离柱，在第二方向上每间隔两个存储单元列设置有一个所述存储单元隔离柱；任选地，所述层间隔离带和所述存储单元隔离柱的材料为氧化硅。6.根据权利要求1
‑
3中任一项所述的半导体器件结构，其中，所述晶体管还包括栅极介电层...

【专利技术属性】
技术研发人员：王祥升，王桂磊，戴瑾，赵超，
申请(专利权)人：北京超弦存储器研究院，
类型：发明
国别省市：