动态存储器及SOC芯片制造技术

本申请提供一种动态存储器以及SOC芯片，动态存储器包括衬底和设置在衬底上的多个存储单元，存储单元下层MOS管组件和上层MOS管组件，通过在下层MOS管组件中设置第一MOS管和第二MOS管，第一MOS管和第二MOS管的栅极电容可作为存储单元的存储电容，和只设置一个MOS管相比提高了存储容量。由于动态存储器的衬底材料是硅，因此动态存储器可以作为嵌入式存储器与SOC芯片、处理器芯片等制作在同一个硅晶圆上，通过使第一MOS管和第二MOS管共用源极，因此减少了第一MOS管和第二MOS管在衬底上所占的面积，结构布局更加紧凑，在将动态存储器制作在硅晶圆上时提高了硅晶圆的面积利用率，有利于器件的集成。利于器件的集成。利于器件的集成。

【技术实现步骤摘要】
动态存储器及SOC芯片


[0001]本申请涉及半导体器件
，具体而言，本申请涉及一种动态存储器及SOC芯片。

技术介绍

[0002]动态随机存取存储器(Dynamic Random Access Memory，DRAM)是一种半导体存储器，和静态存储器相比，DRAM存储器具有结构较为简单、制造成本较低、容量密度较高的优点，随着技术的发展，DRAM存储器越来越广泛地被应用于服务器、智能手机、个人电脑等电子装置之中。
[0003]DRAM存储器通常包括多个存储单元，为了提高DRAM存储器的容量，需要增加存储单元的数量。然而，增加存储单元的数量又占用较大的面积，使得结构不够紧凑，不利于器件的集成。

技术实现思路

[0004]本申请针对现有方式的缺点，提出一种动态存储器及SOC芯片，用以解决现有技术中DRAM存储器存在的占用面积较大和结构不够紧凑的问题。
[0005]第一个方面，本申请实施例提供了一种动态存储器，包括衬底和设置在所述衬底上的多个存储单元，所述存储单元包括：
[0006]下层MOS管组件，设置在所述衬底上，包括第一MOS管和第二MOS管，所述衬底的材料包括硅；
[0007]上层MOS管组件，设置在所述下层MOS管组件上，包括第三MOS管和第四MOS管，所述第一MOS管的栅极与所述第三MOS管的漏极电连接，所述第二MOS管的栅极与所述第四MOS管的漏极电连接；
[0008]两条读字线，设置在所述衬底上，分别与所述第一MOS管的漏极和所述第二MOS管的漏极电连接；
[0009]读位线，设置在所述衬底上，与所述第一MOS管的源极和所述第二MOS管的源极电连接；
[0010]两条写字线，分别与所述第三MOS管的栅极和所述第四MOS管的栅极电连接；
[0011]写位线，与所述第三MOS管的源极和所述第四MOS管的源极电连接；
[0012]其中，所述第一MOS管和所述第二MOS管共用源极，所述第三MOS管和所述第四MOS管共用源极。
[0013]可选的，所述第三MOS管和所述第四MOS管为金属氧化物半导体管，所述金属氧化物的材料包括ITO、IWO或IGZO。
[0014]可选的，所述第一MOS管的源极和所述第二MOS管的源极通过接触点与所述读位线电连接。
[0015]可选的，所述第一MOS管包括第一漏极，所述第二MOS管包括第二漏极，所述读字线
包括第一读字线和第二读字线，所述第一漏极通过通孔与所述第一读字线电连接，所述第二漏极通过通孔与所述第二读字线电连接。
[0016]可选的，所述第三MOS管和所述第四MOS管的源极通过接触点与所述写位线电连接。
[0017]可选的，所述第三MOS管包括第三栅极，所述第四MOS管包括第四栅极，所述写字线包括第一写字线和第二写字线；
[0018]所述第一写字线复用为所述第三栅极；和/或，所述第二写字线复用为所述第四栅极。
[0019]可选的，所述第一MOS管包括第一栅极，所述第二MOS管包括第二栅极，所述第三MOS管包括第三漏极，所述第四MOS管包括第四漏极；
[0020]所述第一栅极与所述第三漏极通过通孔电连接，所述第二栅极与所述第四漏极通过通孔电连接。
[0021]可选的，所述第一MOS管包括第一栅极，所述第二MOS管包括第二栅极，所述第三MOS管包括第三漏极，所述第四MOS管包括第四漏极；
[0022]所述第一栅极通过多个金属块与所述第三漏极电连接，所述第二栅极通过多个金属块与所述第四漏极电连接。
[0023]第二个方面，本申请实施例提供了一种SOC芯片，包括本申请实施例中的动态存储器。
[0024]本申请实施例提供的技术方案带来的有益技术效果包括：
[0025]本申请实施例中的动态存储器包括衬底和设置在衬底上的多个存储单元，存储单元下层MOS管组件和上层MOS管组件，通过在下层MOS管组件中设置第一MOS管和第二MOS管，第一MOS管和第二MOS管的栅极电容可作为存储单元的存储电容，和只设置一个MOS管相比提高了存储容量。由于动态存储器的衬底材料是硅，因此动态存储器可以作为嵌入式存储器与处理器制作在同一个硅晶圆上，通过使第一MOS管和第二MOS管共用源极，因此减少了第一MOS管和第二MOS管在衬底上所占的面积，结构布局更加紧凑，在将动态存储器制作在硅晶圆上时提高了硅晶圆的面积利用率，有利于器件的集成。
[0026]本申请实施例的优点将在下面的描述中部分给出，这些将从下面的描述中变得明显，或通过本申请的实践了解到。
附图说明
[0027]本申请上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：
[0028]图1为本申请实施例提供的动态存储器的截面结构示意图；
[0029]图2为本申请实施例提供的动态存储器的下层MOS管组件的俯视结构示意图；
[0030]图3为本申请实施例提供的动态存储器的上层MOS管组件的俯视结构示意图；
[0031]图4为本申请实施例中存储单元电路结构示意图。
[0032]图中：
[0033]10
‑
动态存储器；100
‑
存储单元；11
‑
衬底；12
‑
下层MOS管组件；13
‑
上层MOS管组件；141
‑
读字线；141a
‑
第一读字线；141b
‑
第二读字线；142
‑
读位线；151
‑
写字线；151a
‑
第一写
字线；151b
‑
第二写字线；152
‑
写位线；17
‑
接触点；18
‑
其他膜层；
[0034]121
‑
第一MOS管；122
‑
第二MOS管；131
‑
第三MOS管；132
‑
第四MOS管；
[0035]120
‑
下层MOS管源极；130
‑
上层MOS管源极；1210
‑
第一栅绝缘层；1211
‑
第一栅极；1212
‑
第一漏极；1213
‑
第一有源区；1220
‑
第二栅绝缘层；1221
‑
第二栅极；1222
‑
第二漏极；1323
‑
第二有源区；
[0036]20
‑
连接结构；21
‑
过孔；22
‑
金属块；23
‑
通孔；
[0037]131
‑
第三MOS管；132
‑
第四MOS管；1310
‑
第三栅本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种动态存储器，包括衬底和设置在所述衬底上的多个存储单元，其特征在于，所述存储单元包括：下层MOS管组件，设置在所述衬底上，包括第一MOS管和第二MOS管，所述衬底的材料包括硅；上层MOS管组件，设置在所述下层MOS管组件上，包括第三MOS管和第四MOS管，所述第一MOS管的栅极与所述第三MOS管的漏极电连接，所述第二MOS管的栅极与所述第四MOS管的漏极电连接；两条读字线，设置在所述衬底上，分别与所述第一MOS管的漏极和所述第二MOS管的漏极电连接；读位线，设置在所述衬底上，与所述第一MOS管的源极和所述第二MOS管的源极电连接；两条写字线，分别与所述第三MOS管的栅极和所述第四MOS管的栅极电连接；写位线，与所述第三MOS管的源极和所述第四MOS管的源极电连接；其中，所述第一MOS管和所述第二MOS管共用源极，所述第三MOS管和所述第四MOS管共用源极。2.根据权利要求1所述的动态存储器，其特征在于，所述第三MOS管和所述第四MOS管为金属氧化物半导体管，所述金属氧化物的材料包括ITO、IWO或IGZO。3.根据权利要求1所述的动态存储器，其特征在于，所述第一MOS管的源极和所述第二MOS管的源极通过接触点与所述读位线电连接。4.根据权利要求1所述的动态存储器，其特征在于，所述第一MOS管包括第一漏极，...

【专利技术属性】
技术研发人员：戴瑾，
申请(专利权)人：北京超弦存储器研究院，
类型：发明
国别省市：