半导体器件及其制造方法、电子设备技术

一种半导体器件及其制造方法、电子设备，半导体器件包括衬底、依次层叠设置在衬底一侧的外围电路区和存储区，外围电路区的电路和存储区的电路电连接；存储区包括：多个存储单元列，每个存储单元列由沿第一方向堆叠的多个存储单元形成，存储单元包括晶体管和电容器，晶体管和电容器的结构与说明书的定义相同；多条位线，多个存储单元的晶体管的源极区均与一条共用的位线连接；多条字线；外围电路区包括第一选通晶体管和第二选通晶体管，第一选通晶体管与位线电连接，第二选通晶体管与字线电连接。本申请实施例的半导体器件将多个存储单元堆叠起来，而且将外围电路和存储单元层叠设置，形成立体堆叠结构，可以有效提高半导体存储器的存储密度。储器的存储密度。储器的存储密度。

【技术实现步骤摘要】
半导体器件及其制造方法、电子设备


[0001]本申请涉及但不限于半导体器件领域，尤指一种半导体器件及其制造方法、电子设备。

技术介绍

[0002]动态随机存取存储器(Dynamic Random Access Memory,DRAM)是一种常见的系统内存，它将数据存储在具有电容器和阵列晶体管的存储单元中。电容器可以被设置到充电状态或放电状态，采取这两种状态来表示“0”和“1”。DRAM还包括外围晶体管，以形成外围电路。外围电路和阵列晶体管操纵数据输入/输出(I/O)以及存储单元操作(例如，写或读)。
[0003]随着DRAM技术朝向更高密度和高容量发展，半导体结构的微缩遇到了瓶颈，很难再进一步微缩。而且电容器的数量提高、尺寸下降，导致电容器的制造需要更长的工艺时间以及更复杂的工艺流程。

技术实现思路

[0004]以下是对本文详细描述的主题的概述。本概述并非是为了限制本申请的保护范围。
[0005]本申请实施例提供了一种半导体器件及其制造方法、电子设备，该半导体器件将多个存储单元堆叠起来，而且将外围电路和存储单元层叠设置，形成立体堆叠结构，可以在有限的衬底面积上设置更多的存储单元，提高半导体存储器的存储密度。
[0006]本申请实施例提供了一种半导体器件，包括：衬底、依次层叠设置在所述衬底一侧的外围电路区和存储区，所述外围电路区的电路和所述存储区的电路电连接；所述存储区包括：
[0007]沿第一方向延伸的多个存储单元列，每个所述存储单元列均由沿第一方向堆叠设置在所述衬底一侧的多个存储单元形成，多个所述存储单元列沿第二方向和第三方向排列形成阵列；
[0008]每个所述存储单元包括晶体管和电容器，所述晶体管包括半导体层和栅极，所述半导体层沿第二方向延伸并且依次包括源极区、沟道区和漏极区；所述栅极环绕在所述沟道区四周，并且所述栅极与所述沟道区之间设置有栅极绝缘层；
[0009]所述电容器包括第一电极板、第二电极板以及设置在所述第一电极板和所述第二电极板之间的介电质层，所述第一电极板、所述介电质层和所述第二电极板依次环绕在所述漏极区远离所述沟道区一端的四周；
[0010]多条沿第一方向延伸的位线，沿第二方向上相邻的两个存储单元列的多个存储单元的晶体管的源极区均与一条共用的位线连接；
[0011]多条沿第三方向延伸的字线，其中，所述存储区在第三方向上设置有一个存储单元列，每条所述字线由沿第三方向排列的一个存储单元列的一个存储单元的晶体管的栅极形成；或者，所述存储区在第三方向上设置有多个存储单元列，每条所述字线由沿第三方向
排列的多个存储单元的晶体管的栅极连接在一起形成；
[0012]所述外围电路区包括外围电路，所述外围电路包括第一选通晶体管组和第二选通晶体管组，所述第一选通晶体管组包括至少一个第一选通晶体管，每个所述第一选通晶体管均与一条所述位线电连接，所述第二选通晶体管组包括至少一个第二选通晶体管，每个所述第二选通晶体管均与一条所述字线电连接。
[0013]在本申请实施例中，沿第一方向排列的多条字线的长度可以不同，沿第一方向排列的位于不同层的多条字线形成阶梯状。
[0014]在本申请实施例中，所述半导体层的材料可以为金属氧化物半导体材料，所述字线的材料可以为金属氧化物导体材料。
[0015]在本申请实施例中，所述第一电极板可以为内电极板，所述第二电极板可以为外电极板，所述漏极区与所述内电极板相连接。
[0016]在本申请实施例中，所述存储单元列还可以包括层间隔离层，所述层间隔离层设置在所述存储单元列中相邻的两个存储单元的晶体管的栅极之间，将相邻的两个存储单元的晶体管的栅极隔离开。
[0017]在本申请实施例中，所述半导体器件还可以包括一个或多个沿第一方向延伸的存储单元隔离柱，在第二方向上每间隔两个存储单元列可以设置有一个所述存储单元隔离柱。
[0018]在本申请实施例中，所述半导体器件还可以包括内部支撑层，所述内部支撑层可以设置在沿第一方向相邻的两个半导体层之间，配置为对所述半导体层提供支撑。
[0019]在本申请实施例中，所述外围电路区还可以包括金属接触层和金属互连层；所述外围电路设置在所述衬底一侧，所述金属接触层设置在所述外围电路远离所述衬底的一侧，所述金属接触层中设置有金属接触柱，所述金属互连层设置在所述金属接触层远离所述衬底的一侧，所述金属互连层中设置有金属线；所述存储单元列设置在所述金属互连层远离所述衬底的一侧；所述金属线包括第一金属线和第二金属线，所述金属接触柱包括第一金属接触柱和第二金属接触柱，所述第一金属线的一端与所述存储区的位线电连接，所述第一金属线的另一端通过所述第一金属接触柱与所述第一选通晶体管电连接，所述第二金属线的一端与所述存储区的字线电连接，所述第二金属线的另一端通过所述第二金属接触柱与所述第二选通晶体管电连接。
[0020]本申请实施例还提供了一种半导体器件的制造方法，包括：
[0021]在衬底一侧设置外围电路，形成外围电路区；
[0022]在所述外围电路远离所述衬底的一侧按照牺牲层和沟道层交错的顺序沿第一方向堆叠设置多个由牺牲层和沟道层组成的复合层；
[0023]在多个所述复合层中定义出存储单元区，并沿第一方向刻蚀出位线槽，以及在所述位线槽中填充隔离材料；
[0024]去除牺牲层，剩余的沟道层形成多个沿第一方向和第三方向阵列排列并且沿第二方向延伸的半导体层，所述半导体层依次包括源极区、沟道区和漏极区；
[0025]在所述半导体层的沟道区四周依次设置环绕所述沟道区的栅极绝缘层和栅极，所述半导体层和所述栅极组成晶体管；以及，在第三方向上排列的半导体层有一个，使这一个半导体层上的栅极作为字线；或者，在第三方向上排列的半导体层有多个，使在第三方向上
排列的多个半导体层上的栅极在第三方向上连接在一起形成字线；
[0026]在所述半导体层的漏极区远离所述沟道区一端的四周依次设置环绕所述漏极区一端的第一电极板、介电质层和第二电极板，所述第一电极板、所述介电质层和所述第二电极板组成电容器；
[0027]去除所述位线槽中的隔离材料，在所述位线槽中填充位线材料，形成沿第一方向延伸的位线，将所述位线和与该位线相接触的多个半导体层的所述源极区连接，使得所述多个半导体层的所述源极区共用一条位线，得到存储区；
[0028]将所述存储区的电路和所述外围电路区的电路电连接。
[0029]本申请实施例还提供一种电子设备，包括如上所述的半导体器件。
[0030]本申请实施例的半导体器件，通过采用横向晶体管半导体层(即沿第二方向延伸的晶体管半导体层)和横向电容器(即将电容器设置在晶体管的半导体层之间，而不是设置在晶体管左右两侧)，使得晶体管和电容器可以形成立体堆叠结构，并且由晶体管和电容器形成的存储单元可以堆叠在一起，增加了半导体器件的存储密度；而且，采用CuA(CMOS under Array)结构将外围电路设置在存储本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，其特征在于，包括：衬底、依次层叠设置在所述衬底一侧的外围电路区和存储区，所述外围电路区的电路和所述存储区的电路电连接；所述存储区包括：沿第一方向延伸的多个存储单元列，每个所述存储单元列均由沿第一方向堆叠设置在所述衬底一侧的多个存储单元形成，多个所述存储单元列沿第二方向和第三方向排列形成阵列；每个所述存储单元包括晶体管和电容器，所述晶体管包括半导体层和栅极，所述半导体层沿第二方向延伸并且依次包括源极区、沟道区和漏极区；所述栅极环绕在所述沟道区四周，并且所述栅极与所述沟道区之间设置有栅极绝缘层；所述电容器包括第一电极板、第二电极板以及设置在所述第一电极板和所述第二电极板之间的介电质层，所述第一电极板、所述介电质层和所述第二电极板依次环绕在所述漏极区远离所述沟道区一端的四周；多条沿第一方向延伸的位线，沿第二方向上相邻的两个存储单元列的多个存储单元的晶体管的源极区均与一条共用的位线连接；多条沿第三方向延伸的字线，其中，所述存储区在第三方向上设置有一个存储单元列，每条所述字线由沿第三方向排列的一个存储单元列的一个存储单元的晶体管的栅极形成；或者，所述存储区在第三方向上设置有多个存储单元列，每条所述字线由沿第三方向排列的多个存储单元的晶体管的栅极连接在一起形成；所述外围电路区包括外围电路，所述外围电路包括第一选通晶体管组和第二选通晶体管组，所述第一选通晶体管组包括至少一个第一选通晶体管，每个所述第一选通晶体管均与一条所述位线电连接，所述第二选通晶体管组包括至少一个第二选通晶体管，每个所述第二选通晶体管均与一条所述字线电连接。2.根据权利要求1所述的半导体器件，其中，沿第一方向排列的多条字线的长度不同，沿第一方向排列的位于不同层的多条字线形成阶梯状。3.根据权利要求1所述的半导体器件，其中，所述半导体层的材料为金属氧化物半导体材料，所述字线的材料为金属氧化物导体材料。4.根据权利要求1所述的半导体器件，其中，所述第一电极板为内电极板，所述第二电极板为外电极板，所述漏极区与所述内电极板相连接。5.根据权利要求1
‑
4中任一项所述的半导体器件，其中，所述存储单元列还包括层间隔离层，所述层间隔离层设置在所述存储单元列中相邻的两个存储单元的晶体管的栅极之间，将相邻的两个存储单元的晶体管的栅极隔离开。6.根据权利要求1
‑
4中任一项所述的半导体器件，还包括一个或多个沿第一方向延伸的存储单元隔离柱，在第二方向上每间隔两个存储单元列设置有一个所述存储单元隔离柱。7...

【专利技术属性】
技术研发人员：王祥升，戴瑾，王桂磊，赵超，
申请(专利权)人：北京超弦存储器研究院，
类型：发明
国别省市：