半导体器件及其制造方法技术

本公开涉及半导体器件及其制造方法。半导体器件包括：衬底；在衬底之上的晶种层；在晶种层之上的钙钛矿基沟道层；位线，其耦接到钙钛矿基沟道层的一侧并且在垂直于衬底的方向上延伸；电容器，其耦接到钙钛矿基沟道层的另一侧；字线，其与钙钛矿基沟道层的上表面交叉；以及栅极电介质层，其设置在字线和钙钛矿基沟道层之间。层之间。层之间。

【技术实现步骤摘要】
半导体器件及其制造方法
[0001]相关申请的交叉引用
[0002]本申请要求于2021年11月30日提交的第10
‑
2021
‑
0169549号韩国专利申请的优先权，其整体通过引用并入本文。


[0003]本专利技术的多种实施例涉及半导体器件，并且更具体地，涉及具有钙钛矿基晶体管的半导体器件及其制造方法。

技术介绍

[0004]诸如NAND、电阻式随机存取存储器(ReRAM)以及动态随机存取存储器(DRAM)的半导体器件正在被高度集成。这样的半导体器件可以包括存储数据的存储单元。
[0005]近期，已被提出其中三维地布置存储单元的半导体器件。

技术实现思路

[0006]本专利技术的实施例涉及包括钙钛矿基晶体管的半导体器件及其制造方法。
[0007]根据本专利技术的实施例，半导体器件包括：衬底；在衬底之上的晶种层；在晶种层之上的钙钛矿基沟道层；位线，其耦接到钙钛矿基沟道层的一侧并且在垂直于衬底的方向上延伸；电容器，其耦接到钙钛矿基沟道层的另一侧；字线，其与钙钛矿基沟道层的上表面交叉；以及栅极电介质层，其设置在字线和钙钛矿基沟道层之间。
[0008]根据本专利技术的另一个实施例，半导体器件包括：衬底；在衬底之上的钙钛矿基晶体管，该钙钛矿基晶体管包括横向地定向为与衬底平行的钙钛矿基沟道层；位线，其耦接到钙钛矿基晶体管的一侧并且在垂直于衬底的方向上延伸；以及电容器，其耦接到钙钛矿基晶体管的另一侧。
[0009]根据本专利技术的又一个实施例，半导体器件包括：在衬底之上的钙钛矿基晶体管；位线，其耦接到钙钛矿基晶体管的一侧并且在垂直于衬底的方向上延伸；以及电容器，其耦接到钙钛矿基晶体管的另一侧，其中，钙钛矿基晶体管包括：钙钛矿基沟道层，其横向地定向以与衬底平行；在钙钛矿基沟道层之上的钙钛矿基栅极电介质层；以及在钙钛矿基栅极电介质层之上的钙钛矿基字线。
[0010]根据本专利技术的又一个实施例，半导体器件包括：衬底；在衬底之上的晶种层；在晶种层之上的钙钛矿基沟道层；位线，其耦接到钙钛矿基沟道层的一侧并且在垂直于衬底的方向上延伸；电容器，其包括耦接到钙钛矿基沟道层的另一侧的多筒储存节点；字线，其与钙钛矿基沟道层的上表面交叉；以及栅极电介质层，其设置在字线和钙钛矿基沟道层之间。
附图说明
[0011]图1是示出根据本专利技术的实施例的半导体器件的存储单元的示意立体图。
[0012]图2是示出图1所示的存储单元的剖视图。
[0013]图3是示出根据本专利技术的实施例的半导体器件的示意立体图。
[0014]图4是示出根据本专利技术的另一个实施例的半导体器件的存储单元阵列的示意剖视图。
[0015]图5至图18是示出根据本专利技术的实施例的用于制造半导体器件的方法的剖视图。
[0016]图19和图20是示出根据本专利技术的其他实施例的半导体器件的存储单元阵列的示意剖视图。
[0017]图21是示出根据本专利技术的另一个实施例的半导体器件的存储单元阵列的示意剖视图。
具体实施方式
[0018]下文将参考附图更详细地描述本专利技术的多种实施例。然而，本专利技术可以以不同的形式来体现，并且本专利技术不应当被理解为限于在这里阐述的实施例。相反，提供这些实施例使得本公开将是深入的和完整的，并将本专利技术的范围全面传达给本领域技术人员。在本公开通篇中，贯穿本专利技术的多个图和实施例，相同的附图标记指示相同的部件。
[0019]附图不必按比例绘制，在一些实例中，为了清楚地示出实施例的特征，比例可能已被夸大。当第一层被称为在第二层“上”或者在衬底“上”时，其不仅仅指的是第一层直接地形成在第二层或衬底上的情况，而且也指第三层存在于第一层和第二层之间或第一层和衬底之间的情况。
[0020]根据在稍后将描述的本专利技术的实施例，存储单元可以被垂直地堆叠以增加存储单元的密度并减小寄生电容。
[0021]图1是示出根据本专利技术的实施例的半导体器件的存储单元的示意立体图。图2是示出图1所示的存储单元的剖视图。
[0022]参考图1和图2，根据本专利技术的实施例的3D半导体器件的存储单元MC可以包括衬底SUB、位线BL、晶体管TR以及电容器CAP。晶体管TR可以包括沟道层ACT和字线WL，字线WL可以位于沟道层ACT之上。电容器CAP可以包括储存节点SN、电介质层DE以及板式节点PN。沟道层ACT可以位于衬底SUB之上，而位线BL可以耦接到沟道层ACT的一侧并且可以在垂直于衬底SUB的方向上延伸。电容器CAP可以耦接到沟道层ACT的另一侧。字线WL可以具有与沟道层ACT的上表面交叉的线状。栅极电介质层GD可以位于字线WL和沟道层ACT之间。
[0023]更具体地，位线BL可以具有柱状并且可以在垂直于衬底SUB的上表面的第一方向D1上延伸。沟道层ACT可以具有杆状并且可以在平行于衬底SUB的上表面的第二方向D2上延伸。沟道层ACT可以具有与位线BL直接连接的第一端，以及与电容器CAP直接连接的第二端。电容器CAP可以包括储存节点SN、板式节点PN以及电介质层DE，储存节点SN与沟道层ACT的第二端相连接，板式节点PN与板线PL相连接，以及电介质层DE设置在储存节点SN与板式节点PN之间。字线WL可以具有线状并且可以在平行于衬底的上表面且与第二方向D2垂直的第三方向D3上延伸。字线WL可以在沟道层ACT之上延伸并且可以与沟道层ACT部分地重叠。位线、沟道层以及字线的尺寸可以变化。
[0024]存储单元MC还可以包括晶种层。晶种层SD可以位于衬底SUB之上。晶体管TR可以包括钙钛矿基晶体管。在钙钛矿基晶体管中，沟道层(或沟道)、栅极电介质层以及字线可以均包括钙钛矿材料。例如，钙钛矿基晶体管可以包括钙钛矿基沟道层、钙钛矿基栅极电介质层
以及钙钛矿基栅极电极(或字线)。
[0025]晶种层SD可以包括钙钛矿材料。晶种层SD可以包括二维钙钛矿纳米片。晶种层SD可以通过外延生长而形成。晶种层SD可以包括A2Na
n
‑3M
n
O
3n+1
‑
，其中A是Ca、Sr或Ba，M是Nb或Ta，以及n满足如下表达式3≤n≤6。例如，晶种层SD可以包括Ca2Nb3O
10
‑
。此外，晶种层SD可以包括Ca2Nb3O
10
‑
、RENb2O7‑
(RE是La)、LaNb2O7‑
、La
0.9
Eu
0.05
Nb2O7‑
、(SrTa2O7)2‑
、RETa2O7‑
(RE是Eu或Gd)、La
0.7
Tb
0.3
Ta2O7‑
或(Eu
0.56
Ta2O7)2‑
。晶种层SD可以是电介质钙钛矿材料。
[0026]位线BL可以具有在第一方向D1上延伸的柱状。沟道层ACT可以具有在与第一方向D1交叉的第二方本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：衬底；在所述衬底之上的晶种层；在所述晶种层之上的钙钛矿基沟道层；位线，其耦接到所述钙钛矿基沟道层的一侧并且在垂直于所述衬底的方向上延伸；电容器，其耦接到所述钙钛矿基沟道层的另一侧；字线，其与所述钙钛矿基沟道层的上表面交叉；以及栅极电介质层，其设置在所述字线和所述钙钛矿基沟道层之间。2.根据权利要求1所述的半导体器件，其中，所述位线通过所述晶种层耦接到所述衬底。3.根据权利要求1所述的半导体器件，其中，所述晶种层包括外延钙钛矿材料。4.根据权利要求1所述的半导体器件，其中，所述晶种层包括二维钙钛矿纳米片。5.根据权利要求1所述的半导体器件，其中，所述晶种层包括化学式为A2Na
n
‑3M
n
O
3n+1
‑
的材料，其中，A是Ca、Sr或Ba，M是Nb或Ta，以及n满足如下表达式：3≤n≤6。6.根据权利要求1所述的半导体器件，其中，所述晶种层包括Ca2Nb3O
10
‑
、RENb2O7‑
(RE是La)、LaNb2O7‑
、La
0.9
Eu
0.05
Nb2O7‑
、(SrTa2O7)2‑
、RETa2O7‑
(RE是Eu或Gd)、La
0.7
Tb
0.3
Ta2O7‑
以及(Eu
0.56
Ta2O7)2‑
。7.根据权利要求1所述的半导体器件，其中，所述钙钛矿基沟道层包括导电外延钙钛矿材料。8.根据权利要求1所述的半导体器件，其中，所述钙钛矿基沟道层包括化学式为MSnO3的材料，其中，M是Ba、Sr或Zn。9.根据权利要求1所述的半导体器件，其中，所述字线包括外延钙钛矿材料。10.根据权利要求1所述的半导体器件，其中，所述字线包括LaNiO3、SrRuO3、LaRuO3、(Ba,Sr)RuO3、SrMo3、BaMoO3或(Sr,Ba)PbO3。11.根据权利要求1所述的半导体器件...

【专利技术属性】
技术研发人员：林米尔，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：